SISTEMAS EN TIEMPO REAL, 4

Autor: GARRIGÓS GUERRERO JAVIER.
Año: 2001.
Universidad: POLITECNICA DE CARTAGENA.
Centro de lectura: INGENIEROS INDUSTRIALES.
Centro de realización: E.T.S.I.I. - UNIVERSIDAD POLITÉCNICA DE CARTAGENA.

Resumen: Los sistemas de cálculo basados en la lógica fuzzy (borrosa) combinan una representación estructurada de los problemas expresada en lenguaje natural (y por tanto afín al modelo de conocimiento humano) con procedimientos eficientes para la manipulación de estas representaciones. Conforme crece el número de aplicaciones de estos sistemas también aumentan las exigencias en cuanto a tiempos de respuesta, lo que ha propiciado que un gran número de investigadores hayan dirigido sus esfuerzos al desarrollo de soluciones hardware de propósito especial. En este sentido, la nueva generación de dispositivos fuzzy deben adaptarse a la creciente complejidad de los problemas a tratar, para lo cual deben avanzar en la automatización del proceso de diseño y en el uso de arquitecturas más eficientes y flexibles. Esta Tesis Doctoral supone una contribución en este campo, al haberse desarrollado una metodología de síntesis de soluciones hardware digitales para aplicaciones fuzzy complejas, basada en el formalismo de las redes de Petri, incidiendo en dos aspectos fundamentales para el diseño de circuitos de nueva generación como son la reusabilidad de los módulos y la automatización del proceso de diseño. Como consecuencia del trabajo desarrollado a partir de este objetivo, las principales aportaciones de esta Tesis Doctoral se resumen en los siguientes puntos: * Partiendo de un modelo de red de Petri para la representación de conocimiento fuzzy, se han analizado las características necesarias y deduciendo una serie de propiedades topológicas y comportamentales que deben cumplir la red de Petri. * Sobre este modelo formal, se ha definido una arquitectura hardware modular para la representación de los sistemas de inferencia fuzzy. Se han identificado y desarrollado los componentes necesarios a partir del modelo de representación, en un nivel descriptivo comportamental expresado en VHDL, y se han implementado los módulos en una tecnología programable para verificar en todos los niveles la corrección de la metodología propuesta. * Se han desarrollado los algoritmos necesarios para la extracción del modelo hardware de un sistema de reglas fuzzy de estructura compleja. Las propiedades del formalismo también han permitido desarrollar algoritmos para el chequeo de la consistencia de la base de reglas, en concreto para la detección de reglas redundantes y bucles de razonamiento infinito. * Finalmente, para verificar la metodología, se han desarrollado dos sistemas de inferencia fuzzy: un aproximador de una función altamente no lineal, y un controlador de frenada antibloqueo. De los resultados obtenidos se puede concluir que la metodología es suficientemente flexible y versátil como para adecuarse a un gran número de sistemas de inferencia fuzzy, proporcionando además unas excelentes prestaciones en cuanto a coste en área y velocidad del circuito.

Autor: SÁNCHEZ SEGURA M. ISABEL.
Año: 2001.
Universidad: POLITECNICA DE MADRID.
Centro de lectura: INFORMÁTICA.
Centro de realización: FACULTAD INFORMÁTICA.

Autor: LÓPEZ LÓPEZ JOSÉ M. .
Año: 2000.
Universidad: OVIEDO.
Centro de lectura: INGENIEROS INDUSTRIALES.
Centro de realización: ESCUELA TÉCNICA SUPERIOR DE INGENIEROS INDUSTRIALES DE GIJON .

Resumen: Esta tesis se enmarca dentro del contexto general de investigación del Area de Arquitectura y Tecnología de Computadores de la Universidad de Oviedo, realtiva al estudio de sistemas de tiempo real. En particular se estudia la planificabilidad de sistemas de tiempo real multiprocesador mediante la obtención de límites de utilización. La planificación de las tareas en el multiprocesador se realiza siguiendo la estrategia de particionado. Se obtienen los límites de utilización para planificación EDF y RM empleando diferentes algoritmos de asignación de tareas a procesadores. Esto permite analizar la planificabilidad del sistema de una forma rápida, teniendo encuenta además la influencia de parámetros clave como el tamaño del las tareas. A parte del análisis teórico de planificabilidad se realizan numerosos experimientos de simulación que permiten obtener el comportamiento típico de diferentes opciones de planificación monoprocesador y asignación. Inicialmente el modelo de tareas considerado contiene exclusivamente tareas periódicas independientes. Al final de la tesis se extiende deste modelo, lo que permite analizar conjuntos de tareas más realistas.

Autor: LALINDE PULIDO JUAN GUILLERMO.
Año: 2000.
Universidad: POLITECNICA DE VALENCIA.
Centro de lectura: INGENIEROS DE TELECOMUNICACIÓN.
Centro de realización: ETSIT.

Resumen: En los sistemas distribuidos de tiempo real se requiere el mantenimiento de una base de tiempos común para establecer relaciones de orden en los eventos. En la tesis se analiza la posiblidad de utilizar el NTP en sistemas de tiempo real de propósito específico, centrándose en las técnicas de lectura y en la estimación del valor de los relojes. Para lograr esto se desarrolla un modelo teórico para analizar las fuentes de error en la lectura de los relojes remotos. Con base en esos resultados se proponen dos modificaciones al funcionamiento del NTP. La primera, relacionada con el filtro de mínimo, utiliza una estimación de la diferncia de frecuencia entre los relojes del maestro y el esclavo para modificar el funcionamiento del reloj local del esclavo. La segunda define un modo de funcionamiento nuevo que aprovecha las características de la comunicación multicast para mejorar la sincronización. Para este nuevo modo de funcionamiento se desarrolla una técnica de lectura que reduce el error máximo posible obteniendo un nuevo límite teórico para la sincronización, a la vez que permite utilizar firmas digitales sin afectar la calidad de la sincronización. Finalmente, se desarrolla un sistema de media modificando el Kernel del Linux y se utiliza para verificar experimentalmente los resultados de las mejoras propuestas.

Autor: LEMUS ZÚÑIGA LENIN GUILLERMO.
Año: 2000.
Universidad: POLITECNICA DE VALENCIA.
Centro de lectura: INFORMÁTICA.
Centro de realización: ESCUELA UNIVERSITARIA DE INFORMÁTICA.

Resumen: En la actualidad los sistemas tolerantes a fallos (STF) no sólo se utilizan en aplicaciones específicas (aviónica, satélites espaciales, sistemas bancarios y financieros, etc.) sino que su uso se ha extendido a otros ámbitos, sobre todo industriales. En este campo,la necesidad de diseñar sistemas distribuidos de tiempo real tolerantes a fallos es un reto cada vez más importante. Uno de los problemas a resolver cuando se plantea el diseño de un sistema tolerante a fallos es poder evaluar desde las primeras etapas de diseño,las prestaciones y la garantía de funcionamiento. En esta tesis, se presenta una metodología de diseño de sitsemas distribuidos industriales. Con el fin de seguir la metodología, se ha desarrollado un entorno de diseño basado en componentes virtuales. Esta metodología permite especificar y validar el sistema, posteriormente ayuda a sintetizar prototipos del sitema. Por otra parte, los avances en microelectrónica han hecho posible que los dispositivos lógicos programables configurables por el usuario (EPLDs, FPGAs, etc.) tengan más capacidad y que su precio sea cada vez más bajo. Tomando en cuenta estas características de los dispositivos lógicos programables, la metodología de diseño desarrollada los contempla para ser utilizados en el diseño aplicaciones industriales. Lo objetivos perseguidos en esta tesis se dividen en un objetivo primario y en varios objetivos secundarios. El objetivo primario es: "DESARROLLAR UNA METODOLOGÍA DE DISEÑO QUE FACILITE LA EVALUACIÓN DE PRESTACIONES DE LOS SISTEMAS INDUSTRIALES DESDE LAS PRIMERAS ETAPAS DE DISEÑO". Los objetivos secundarios perseguidos son los siguientes: Implementar las herramientas SW que faciliten la aplicación de la metodología. Lograr la máxima integración de las herramientas con el proceso de diseño basado en FPGAs. Permitir que los modelos ya existentes puedan ser reutilizados. Lograr, en la medida de lo posible, que las herramientas sean independientes de la plataforma de diseño. Y facilitar la evaluación de la garantía de funcionamiento del sistema. Para lograr estos objetivos, el autor de esta tesis primero realizó un estudio en profundidad de los proyectos y entornos de codiseño realizados en la década de los años 90, se dedicó a evaluar las herramientas para evaluar prestaciones y la garantía de funcionamiento. A partir de estos estudios, propone una metodología de diseño de aplicaciones industriales. Para que la metodología sea de utilidad, implementó un conjunto de herramientas software necesarias para soportar el análisis diseño e implementación de sistemas distribuidos industriales basados en redes de área local industrial, en particulrr se ha utilizado el protocolo de comunicaciones CAN. Finalmente se implementa, mediante componentes virtuales escritos en VHDL y en Java, un entorno de análisis, diseño e implemetnación de sistemas idnsutriales basados en el protocolo de comunicaciones CAN, utilizando dispositivos lógicos programables (FPGAs). La validación tnato de la metodología como de las herrameitnas se realiza mediante la implementación física de un controlador CAN es una FPGA de la empresa Xilinx Inc. Y del diseño de aplicaciones industriales sencillas.

Autor: TERRASA BARRENA ANDRÉS MARTÍN.
Año: 2000.
Universidad: POLITECNICA DE VALENCIA.
Centro de lectura: INFORMÁTICA.
Centro de realización: DSIC.

Resumen: La presente tesis propone un nuevo entorno general para la construcción de sistemas flexibles de tiempo real estricto, esto es, sistemas que necesitan de garantías de tiempo real estricto y de un comportamiento flexible. El entorno propuesto es capaz de integrar tareas con varios niveles de criticidad y diferentes paradigmas de planificación en el mismo sistema. Como resultado, el entorno permite proporcionar garantías de tiempo real estricto a las tareas críticas y además conseguir una planificación adaptativa e inteligente de las tareas menos críticas. El entorno se define en términos de un modelo de tareas, una arquitectura software y un conjunto de servicios. El modelo de tareas propone construir una aplicación flexible de tiempo real estricto como un conjunto de tareas, donde cada tarea se estructura en una secuencia de componentes obligatorios y opcionales. La arquitectura software propone separar la ejecucicón de las tareas en dos niveles de planificación interrelacionados, de manera que un nivel planifica los componentes opcionales mediante una política de planificación basada en la utilidad. El conjunto de servicios incluye, por una parte, un sistema de comunicación entre los componentes de las tareas (tanto obligatorios como opcionales) y, por otra, una serie de mecanismos para la detección y tratamiento de excepciones temporales producidas en ejecución. Por otra parte, la presente tesis muestra que el entorno teórico propuesto puede ser implementado realmente. En concreto, se presenta el diseño e implementación de un sistema de ejecucción (es decir, un núcleo de sistemas operativo) capaz de soportar las características de dicho entorno. Este sistema, denominado /Flexible Real-Time Linux (FRTL), ha sido desarrollado a partir de un núcleo mínimo existente denominado Real-time Linux (RT-Linux). Finalmente, esta tesis presenta una caraterización temporal completa del sistema FRTL y medidas reales de su sobrecarga. La caracterización temporal ha permitido el desarrollo de un test de garantía completo de todo el sistema (incluyendo la aplicación y el núcleo de FRTL), que puede ser utilizando para verificar las restricciones temporales de cualquier aplicación implementada sobre FRTL. Por su parte, las medidas de la sobrecarga de FRTL muestran que este núcleo ha sido diseñado e implementado de manera eficiente. En conjunto, se demuestra que el núcleo FRTL es a la vez predecible y eficiente, dos características que informan de su utilidad en la implementación real de aplicaciones flexibles de tiempo real estricto. El trabajo que se presenta en esta tesis ha sido desarrollado en el contexto de los siguientes proyectos de investigación financiados por la Comisión Interminiesterial de Ciencia y Tecnología (CICYT); "Entornos de sistemas basados en el conocimiento de tiempo real " (TAP94-0511-C02-01), "ARTIS: herramienta para el desarrollo de sistemas inteligentes en tiempo real aplicados al control de robots móviles" (TAP97-1164-C03-01), "ARTIS: herramienta para el desarrollo de sitemas inteligentes en tiempo real estricto" (TAP98-0333-C03-01) and "Soporte de ejecución para sistemas empotrados distribuidos " (TIC99-1043-C03-02). Otro proyecto de investigación directamente relacionado con la tesis, titulado "Desarrollo de un entorno de ejecución para la realización de sistemas de tiempo real estricto" (GV98-14-76), ha sido financiado por la Generalitat Valenciana.

Autor: RODRIGUEZ MONDEJAR JOSE ANTONIO.
Año: 2000.
Universidad: PONTIFICIA COMILLAS.
Centro de lectura: INGENIEROS INDUSTRIALES.
Centro de realización: ESCUELA TECNICA SUPERIOR DE INGENIERIA (ICAI).

Resumen: En esta tesis se presenta una novedosa metodologia para la implantacion de funciones lentas sobre sistemas digitales(tanto cableados como programados) mediante tecnicas de aproximacion por trozos. Una función lenta es aquella función matematica que, al ser implantada en un sistema digital concreto, tiene un tiempo de calculo excesivo para la aplicación en la que va a ser utilizada. El problema de las funciones lentas es un problema importante en el mundo de la ingenieria que surge en diferentes campos. Entre ellos destacan dos: -Control. El problema aparece cuando se quiere trasladar una función matematica del ambito del laboratorio de desarrollo, que necesita de un sistema de calculo muy potente, a un sistema real de control con restricciones de bajo coste y donde siguen vigentes las mismas restricciones de tiempo. -Optimización. Generalmente los sistemas de optimización necesitan evaluar una funcion en multiples puntos. Toda reduccion que se experimente en el tiempo de calculo de esta funcion repercute de forma proporcional en el tiempo de optimización. Esta nueva metodologia se basa en el ábaco, que con un carácter flexible, adaptable, rapido, barato y totalmente determinista (coste y latencia) consigue ser una alternativa muy eficaz al problema de las funciones lentas. El ábaco se define como un spline polinomial de grado menor o igual que 1 en cada variable definido de forma recursiva sobre una malla cartesiana. El resultado esuna jerarquía de zooms divididos a su vez en hiperintervalos, y donde cada hiperintervalo es aproximado mediante un polinomio sencillo. Esta arquitectura tan flexible permite aproximar fielmente cualquier función economizando el tamaño de informacion necesaria. Esta definición ha permitido unificar bajo un mismo enfoque los diferentes métodos tabulares aparecidos en la literatura como la tabla clasica, la tabla con interpolación multilineal, el mas reciente de tabla con interpolación lineal y los ábacos contruidos por interpolacion multilineal recursiva. En el orden practico, esta definición de ábaco, conduce a una arquitectura muy simple formada por una tabla de datos, un bloque buscador y un bloque Calculador, con unas necesidades simples de tecnologia y metodologia de diseño desde el punto de vista de los sistemas digitales. La solución es facilmente ampliable a otras tecnologias. Se ha desarrollado un algoritmo muy eficaz para construir el ábaco, con una convergencia asegurada en cualquier caso. Junto con el algoritmo se ha identificado un juego de variables de diseño, con sus opciones, que permite modular el ábaco a cada problema concreto de funcion lenta en su escenario real. Las variables y las opciones utilizadas permiten generan un amplio espectro de buenas soluciones con diferentes compromisos entre coste y velocidad,tanto en coma flotante como en coma fija. Además, dado el carácter universal del ábaco, en la tesis se estudian los costes y la latencia para soluciones sobre ASIC o FPGA. Destaca la herramienta desarrollada para construir e implantar ábacos de forma automática. Genera el ábaco tanto en código C como codigo VHDL, con sus respectivos informes de coste y latencia.

Autor: SAN JOSE REVUELTA LUIS MIGUEL.
Año: 2000.
Universidad: VALLADOLID.
Centro de lectura: INGENIEROS DE TELECOMUNICACION.
Centro de realización: E.T.S. INGENIEROS DE TELECOMUNICACION.

Resumen: Esta Tesis trata el problema de la igualación ciega en canales de comunicaciones digitales. Para ello extiende los metodos bayesianos supervisados para resolver, de forma simultanea, los problemas de detección de simbolos y estimacion de la respuesta al impulso del canal. Esta aproximacion resulta eficiente en cuanto a su utilización optima de la informacion disponible a la vez que permite un modelado sencillo de los parametros desconocidos y deriva en formulaciones implantables mediante estructuras del tipo redes RBF realimentadas. Los igualadores obtenidos ofrecen la posibilidad de estimar en tiempo real y de forma ciega la Probabilidad de Error que se esta cometiendo en el proceso de deteccion, permitiendo asi conocer si el algoritmo de estimación ha convergido hacia la verdadera respuesta impulsiva del canal. Se estudian con detalle diferentes configuraciones de la etapa de reducción de la complejidad necesaria para implantar el igualador ciego bayesiano, proponiendo, para este fin, la utilizacion de diferentes esquemas de selección asi como estrategias asi como estrategias de fusion generalizadas para generar, en cada interacion, los terminos que componen la FDP de la respuesta impulsiva del canal. Se propone un procedimiento de Control de Convergencia que, basado en las estimaciones en tiempo real de la Probabilidad de Error, incrementa el carácter horizontal de la busqueda en el espacio de parametros, reduciendo, de este modo, el problema de convergencia a soluciones subóptimas locales. La incorporacion de este modulo mejora notablemente el rendimiento y permite disminuir la carga computacional manteniendo la misma eficiencia. Se estudia y propone un metodo para la implantacion de tecnicas de Muestreo Enfatizado, cuya estimacion de la Probalidad de Error posee una varianza reducida. Asi mismo, se comprueba que los igualadores bayesianes con control de convergencia y un número de estados reducido, ofrecen mejor rendimiento que aquellos de complejidad similar lograda mediante tecnicas de estados reducidos (RSSE). Por ultimo se incluye un estudio matematico teorico que muestra la viabilidad de extender los calculos antes efectuados en un entorno monosusuario para tratar el problema de deteccion multiusuario en un escenario con acceso DS/CDMA.

Autor: LOPEZ DE ARROYABE FORONDA JOSE IGNACIO.
Año: 2000.
Universidad: PAIS VASCO.
Centro de lectura: INGENIEROS INDUSTRIALES.
Centro de realización: ESCUELA SUPERIOR DE INGENIEROS DE BILBAO.

Resumen: La tesis se ha desarrollado en el ambito de los controladores de procesos basados en logica borrosa, denominados controladores borrosos. El estudio se ha centrado en las arquitecturas digitales hardware para control borroso cuya aplicación se encuentra en procesos que requieren una alta velocidad de reaccion. La arquitectura del procesador es segmentada y el procesamiento se realiza de forma secuencial. El carácter secuencial del procesamiento ha permitido obtenr una gran flexibilidad, ya que ha permitido aumentar el numero de reglas (7000) y de variables de entrada (32) y salida (32). Ademas, la secuencialidad ha permitido introducir el tratamiento de señales digitales binarias en el controlador para seleccionar, en tiempo de ejecuccion, diferentes estrategias de control borroso. El hecho de haber realizado una arquitectura segmentada o Pipeline ha permitido aumentar el rendimiento del controlador. Con un tiempo de ejecución de un ciclo de 70 ns se pueden procesar más de 2,4 millones de reglas por segundo. En la tesis se presenta un software de preporcesamiento de las reglas borrosas que ha sido decisivo para conseguir simplificaciones y ahorros importantes en tiempo de ejecucion del controlador hardware. Por ultimo, se presenta el prototipo mas reciente de la investigacion donde mediante el controlador borroso se guia automaticamente un vehiculo dotado de sensores de ultrasonidos.

Autor: GONZÁLEZ SÁNCHEZ JOSÉ LUIS.
Año: 2000.
Universidad: POLITECNICA DE CATALUÑA.
Centro de lectura: INFORMÁTICA.
Centro de realización: DEPARTAMENTO DE ARQUITECTURA DE COMPUTADORES.

Resumen: En esta tesis doctoral se presenta TAP (Trusted and Active Protocol PDU transfer), una arquitectura para redes de tecnología ATM, novedosa por sus características distribuida, activa y multiagente. El protocolo propuesto para la arquitectura ofrece transferencias garantizadas a un conjunto privilegiado de conexiones VPI/VCI. Se propone también una extensión de la capa AAL-5 de ATM que hemos denominado EAAL-5 (Extended AAL tupe 5) usada para la gestión de las conexiones privilegiadas extremo-extremo. TAP ofrece garantía de servicio (GoS) cuando la red está perdiendo células ATM y aprovecha los periodos de inactividad en los enlaces para realizar las retransmisiones de las CPCS-PDU-EAAL-5. El protocolo propuesto emplea mecanismos NACK (mediante células RM de retorno) y es soportado por con mutadores ATM activos equipados con una memoria de almacenamiento de PDU denominada DMTE (Dynamic Memory to store Trusted native EAAL-5 PDU). La arquitectura activa porpuesta está basada en un SMA (Sistema Multiagente) constituido por agentes programables colaborativos y distribuidos en la red. Las imulaciones realizadas demuestran la efectividad del mecanismo de recuperación de PDU propuesto con un mejor goodput en la red. La arquitectura TAP es soportada sobre conmutadores ATM activos que denominamos AcTMs (Active Asynchronous Transfer Mode Swich) y que hemos diseñado con técnicas software para: garantizar la gestión jsuta de colas de entrada basadas en WFQ (Weighted Fair Queweing); realizar el control de congestiones del buffer inspirado en EPD (Early Packet Discard); y evitar, con VC Merge, la mezcla de las PDU de conexiones diferentes. Estas técnicas software se proponen,por tanto, con la intención de: distribuir de forma justa la carga de los conmutadores; optimizar las retransmisiones de PDU; aliviar la implisión sobre las fuentes; evitar la fragmentación de la PDU y disminuir el interleaving de células, optimizando el goodput. Los conmutadores AcTMs requieren también el hardware apropiado para soportar TAP.Para ello, además del buffer, se proponen, la memoria DMTE y un conjunto de tablas de E/S asociadas a cada uno de los puertos de los AcTMs. Se demuestra que estos requerimientos hardware son realistas y viables para ser incorporados en los conmutadores activos. Destacamos el carácter multidsciplinar de esta tesis, donde la base de las investigaciones es la ingeniería de protocolos ATM, complementada con las novedosas ventajas que los agentes software pueden aportar. No obstante, los conmutadores finalmente obtenidos podrían se objeto del ámbito de las arquitecturas especializadas, de forma que varios módulos del prototipo presentado, podríanse implementados como componentes hardware para optimizar su rendimiento. Una vez identificadas las limitaciones de la tecnología ATM para soportar las transferencias garantizadas, que son nuestro principal objetivo, se describe la motivación general de estas investigaciones en entornos donde ATM es la base del tráfico IP. De este modo, se emplea NS (Network Siumulator) para el estudio de escenarios donde el protocolo TAP puede aportar importantes beneficios al conocido protocolo TCP. Para poder estuidar el comportamiento de todas estas propuestas hemos implementado un simulador de TAP que aprovecha las ventajas que aporta el lenguaje Java para el desarrollo de protocolos de comunicaciones y de SMA. Este simulador permite definir múltiples escenarios y analizar los resultados de la simulación del prototipo para poder llegar a una serie de interesnates conclusiones.Las simulaciones a través de fuentes ON/OFF analizan conexiones punto-a-punto y punto-a-multipunto usando clases, objetos, threads, sin cronizaciones y procesos distribuidos implmentados en lenguaje Java. La memoria de tesis doctoral ha sido organizada en tres grandes apartados con el objeto de estructurar adecuadamente los contendios presentados. La parte I está dedicada a analizar las investigacioens relacionadas con este trabajo, de forma que se describen en siete capítulos los aspectos básicos de la tecnología ATM y se aprovecha cada uno de lso capítulos para presentar resumidamente nuestras aportacioens, las cuales son ampliadas en las Partes II y III. La parte II identifica las motivaciones generales de esta tesis, partiendo de las limitacione actuales de la tecnología ATM que se pretenden solventar con la propuesta de TAP. El objetivo de la Parte III es detallar las soluciones propuestas, de forma que, en cuatro capítulos, se realiza una descriminación detallada, tanto de la arquitectura, como del protocolo que se implementa sobre ella.

Autor: HERNANDEZ ORALLO ENRIQUE.
Año: 2000.
Universidad: POLITECNICA DE VALENCIA.
Centro de lectura: INFORMATICA.
Centro de realización: FACULTAD DE INFORMATICA.

Resumen: La demanda de calidad de servicio (QoS: Quality of Service) y transmision en tiempo real se ha incrementado debido al desarrollo de nuevas aplicaciones multimedia. Esta transmision de informacion multimedia implica un gran consumo de recursos en las redes de comunicación. Esto es debido fundamentalmente a las caracteristicas de este tipo de trafico y a la calidad de servicio requerida por las aplicaciones que lo necesitan. Para la realizacion de esta transmision se establece un canal. El establecimiento de este canal implica la reserva de unos recursos de red(normalmente ancho de banda y memoria) que dependen principalmente en las caracteristicas del trafico y los parametros de la red. El trafico multimedia suele tener alta varibilidad en la tasa de transmision, lo que implica que para garantizar la calidad de servicio se hagan unas reservas elevadas de recursos. Pero debido a la alta variabilidad de este trafico, en muchos momentos estos recursos no son utilizados. La disminucion de la reserva puede implicar un incumplimiento de la calidad de servicio especificado. Por lo tanto, un aspecto clave en estas redes es la optimizacion de la reserva de recursos. Se requiere, por tanto metodos, con los que poder estimar esta reserva a partir de las caracteristicas del trafico y la red. Estos metodos tienen que ser eficientes y rapidos para poder ejecutarse on-line. En esta tesis se introducen varios esquemas para el ahorro de recursos en la red. El primero de ellos esta basado en condensar la informacion de un trafico VBR en una serie de puntos con lo que se desarrolla un metodo para obtener la reserva optima de ancho de banda en los enlaces como de memoria en los nodos. Para ambos casos se utiliza una especificacion de trafico leaky o token bucket que es la mas usada. Como punto final se propone un nuevo esquema de activacion de canales de reserva con el objetivo de minimizar la reserva conjunta de recursos del canal primario y secundario.

Autor: ARMESTO QUIROGA JOSE IGNACIO.
Año: 2000.
Universidad: VIGO.
Centro de lectura: INGENIEROS INDUSTRIALES.
Centro de realización: E.T.S. DE INGENIERIA INDUSTRIAL.

Resumen: Los sistemas de Tiempo Real industriales se construyen para realizar el control de sistemas que incluyen caracteristicas que implican un elevado nivel de complejidad en su desarrollo, puesto que han de cumplir habitualmente con severas condiciones de fiabilidad, ademas de estar condicionados por cierto tipo de restricciones que no suelen ser de aplicación en otro tipo de sistemas software (mecanicas, temporales, de seguridad, etc). Las dificultades inherentes a su realizacion, asi como el nivel de calidad exigido en este ambito, han impulsado la propuesta de metodos y modelos alternativos que faciliten su diseño, ya que las metodologias empleadas habitualmente para el desarrollo de sistemas software convencionales no abordan de forma adecuada los aspectos especificos que conlleva su desarrollo. A lo largo de varios proyectos se ha ido formalizado e implantando, paulatinamente, un entorno de diseño y desarrollo de proyectos de automatizacion industrial, que da soporte a la linea de investigacion indicada. En dicho entorno se aplican, reiteradamente, tres de las principales tecnologias de infraestructurada definidas por el estandar STEP: el lenguaje "Express" (STEP Parte 11), la interfaz SDAI estandar de acceso a datos (STEP Parte 22) y el formato estandar de almacenamiento persistente de datos (STEP Parte 21). A partir de estos componentes basicos, se ha fundamentado la implantacion de un entorno de diseño integrador de tecnologias, sobre el que se ha implantado en la actualidad diversos puentes hacia diferentes vistas tecnologicas, como son los sistemas de simulacion, sistemas mecanicos, sistemas electricos y el propios sistema de control en Tiempo Real. El trabajo del autor de esta tesis se ha centrado en el estudio de tecnicas y metodos que permitan el analisis, diseño e implementacion de los sistemas de tiempo Real asociados a la clase de sistemas sobre los que se ha centrado la actividad de dicho grupo: sistemas de manutencion y logistica industrial.

Autor: GUERRERO GONZÁLEZ ANTONIO.
Año: 2000.
Universidad: POLITECNICA DE CARTAGENA.
Centro de lectura: INGENIEROS INDUSTRIALES.
Centro de realización: ESCUELA TÉCNICA SUPERIOR DE INGENIEROS INDUSTRIALES DE CARTAGENA.

Resumen: Una de las tendencias actuales de la investigación en robóticaes la de desarrollar robots capaces de operar satisfactoriamente en estrecha colaboración con las personas en sectores como el de servicios y domésticos. Para ser realmente útiles los robots en estos ámbitos deben ser capaces de reemplazar o cooperar con el hombre en tareas de manipulación y aprehensión en entornos dinámicos y tediosos. Para adquirir este nivel de habilidad se precisa de un sistema de control capaz de tratar todos los grados de libertad redundantes así como de actuar de forma flexible y autoadaptable actuando sobre las articulaciones del brazo, muñeca y garra del robot. Por otro lado, en los últimos años se han logrado grandes avances en el análisis y modelado del sistema control visuo-motor humano, esto ha motivado que aumente el interés por transferir estas investigaciones sobre los principios biológicos del control motor humano a la robótica. El objetivo genérico de esta tesis va en esta dirección, se pretende aplicar los más recientes modelos neuronales del control visuo-motor humano sobre una plataforma robot que emula físicamente al sistema visuo-motor humano. Para llevar a cabo este objetivo global se abordan dos aspectos fundamentales en esta tesis. 1,- Diseño y desarrollo de un sistema de visión activa novedoso que emule al sistema oculo motor humano. En este punto se presentan los detalles de los análisis y de los diseños que condujeron finalmente a un cabezal estereoscópico desde el punto de vista de la inspiración biológica tanto en lo concerniente a la estructura mecánica como al sistema de control. 2,- Implantación de los modelos neuronales de control senso-motor humano sobre una estructura robótica cabeza-brazo. Se ha diseñado una arquitectura de control neuronal la cual integra un conjunto de redes que modelan ciertas funciones descubiertas en los seres vivos y que están relacionadas con el problema del alcance de un objetivo selecionado visulamente. Esta arquitectura neuronal integra las siguientes redes neuronales: I,- Red neuronal encargada de la representación espacial de las posiciones espaciales de los objetivos sobre un sistema ciclópeo y referenciado sobre un sistema ocular fijo en la cabeza. II,- Red neuronal encargada de la representación espacial interna centrada en la base del cabezal. III,- Red neuronal encargada de la representación invariable de la distancia egocéntrica. IV,- Red neuronal encargada de la proyección de las posiciones retinales sobre la representación espacial respecto de la base. V,- Algoritmo predictivo. VI,- Red neuronal encargada del control de movimiento de los dispositivos oculares. VIII,- Red neuronal encargada del control del posicionamiento del brazo robot. A su vez se han implementado una nueva estructura de los mapas neuronales topográficos encargados de las transformaciones motora especial. Finalmente, en esta tesis se muestran los resultados de los experimentos con los que se evalúan las prestaciones arquitectura de control global propuesta.

Autor: MARTÍN SÁNCHEZ PEDRO.
Año: 2000.
Universidad: ALCALA .
Centro de lectura: ESCUELA POLITÉCNICA SUPERIOR.
Centro de realización: ESCUELA POLITÉCNICA.

Resumen: En esta tesis se propone una arquitectura de procesamiento redundante que permite incrementar la seguridad en el control y guiado de una silla de ruedas. Para ello, se proponen distitnas estrategias teniendo presente que se trata de un sistema de tiempo real donde la integridad física del usuario puede estar en peligro. La arquitectura se ha diseñado teniendo en cuenta tres ideas fundamentales: modularidad, estructura y funcionalidad configurable, y máxima fiabilidad. Para conseguir la modularidad, se proponen cuatro modos de funcionamiento y se analizan los recursos hardware y software que precisan cada uno de ellos. La propuesta de los mdos de funcionamiento se hace considerando que añadir nuevas funciones no suponga la modificación de las ya existentes. Para ello, la funcionalidad de los modos se estructura en tareas concurrentes que son gestionadas por un núcleo de tiempo real, lo que permite añadir neuvas tareas sin modificar las anteriroes. Así, el modo básico incorpora el control de velocidad de la silla a través de distintas alternativas de interfaz usuario. Este modo no precisa ningún tipo de información sensorial del entorno y el usuario tiene el control total de la silla. El siguiente modo se implementa añadiendo nuevas funciones al anterior e incorporando sensores de contacto para que, en caso de choque con algún obstáculo, la silla se detenga de forma automática, sin intervención del usuario. El tercer modo dispone de información sensorial del entorno a través de sensores que permiten el seguimiento de trayectorias libres de obstáculos de forma autónoma. Por último, el cuarto modo implementa tareas especiales de maniobrabilidad. Una de las aportaciones más relevantes, es el diseño de una arquitectura de procesamiento configurable. Así, para aumentar la funcionalidad se pueden añadir nuevas tareas a una única plataforma hardware o disponer de varias conectadas en red, lo que permitirá aumentar la fiabilidad al introducir redundancia. La propuesta de solución hardware, que constituye la plataforma básica de procesamiento, se basa en un DSP con comunicación a través del bus LonWork. Considerando que un aumento de la autonomía de la silla lleva asociada cierta pérdida de control por parte de usuario, se proponen diversas configuraciones de la arquitectura de procesamiento que consiguen aumentar su fiabilidad a medida que el usuario pierde capacidad en el control. Estas configuraciones se establecen de tal forma que añadir nuevas unidades de hardware de procesamiento no afecte a las ya existentes. Esto permite aumentar la funcionalidad y la seguridad de la silla sin tener que realizar modificaciones. Estas propuestas constituyen otra de las aportaciones de esta tesis. Finalmente se han validado cada una de las configuraciones de la arquitectura para los distintos modos de funcionamiento, sobre una silla de ruedas (proyecto SIAMO) y se ha demostrado que, con respecto a las configuraciones clásicas, se consigue un aumento considerable en la fiabilidad y prestaciones que ofrece la silla al usuario. Para ello, inicialmente, se hace un análisis de fiabilidades basada en la descomposición de la arquitectura en bloques realizando una comparativa de las mejoras obtenidas con respecto a las configuraciones clásicas. Del mismo modo, utilizando mecanismos de inyección de fallos, se extrae el grado de tolerancia a esos fallos que presenta la arquitectura.

Autor: CORDEIRO MACHADO ARNALDO .
Año: 2000.
Universidad: POLITECNICA DE MADRID.
Centro de lectura: INGENIEROS INDUSTRIALES.
Centro de realización: E.T.S.I. INDUSTRIALES.

Resumen: La caracterización y reconocimiento de patrones temporales han constituido tradicionalmente un problema desafiante para investigadores y ingenieros. Para solucionar estos problemas se ha intentado el empleo de las redes neuronales artificiales, pero estas soluciones han tenido un éxito muy limitado en el campo del procesado de señales que varían con el tiempo. Un concepto fundamental presentado en esta tesis es la construcción de redes neuronales artificiales organizadas temporalmente. Esta auto organización temporal permite a las redes procesar de un modo más organizado patrones con información temporal. El concepto está inspirado biológicamente y usa estos principios para organizar de un modo no supervisado los elementos de procesado de la red. La auto organización en espacio y tiempo creado por esta metodología ha sido aplicada a una arquitectura concreta al red neuronal: el mapa auto-organizativo de características (conocido como mapa de Kohonen). La nueva arquitectura de red creada al adicionar la organización temporal es fácil de implementar y contiene propiedades que son únicas en el campo de las redes neuronales. Dentro de esta tesis se aborda igualmente el procesado del vídeo comprimido dentro del contexto del estándar MPEG. Se estudia la construcción de imágenes reducidas especialmente con diferentes tipos de imágenes del vído MPEG. Las imágenes reducidas se llaman imágenes DC. Tales imágenes, enormemente reducidas en tamaño, capturan importantes características globales de las imágenes completas y son útiles para muchos propósitos del análisis. Después de analizar los métodos clásicos propuestos por otros autores para la segmentación temporal del vídeo digital, se presenta métodos novedosos para el indexado del vídeo digital. Los algoritmos propuestos se estudian analítica y experimentalmente. Se explora también la precisión, limitaciones y complejidad de estos algoritmos. Por último se presentan los principales resultados obtenidos al integrar el procesado de imágenes reducidas y la información temporal a través del mapa auto-organizativo mejorado temporalmente (TESOM). Como campo de pruebas se ha utilizado la aplicación industrial Adetect®, donde se emplea el algoritmo TESOM para el análisis automático de secuencias dinámicas de imágenes. Se presenta un problema práctico que se resuelve utilizando los conceptos de vecinos correlacionados temporalmente. La mayor parte del trabajo se circunscribe al análisis de secuencias de imágenes y, más concretamente, al caso del reconocimiento de eventos publicitarios. Las aportaciones más importantes de esta tesis han sido aplicadas de forma exitosa en el desarrollo del Sistema Automático de Detección y Reconocimiento de Anuncios Publicitarios -ADETECT®, sistema patentado a nivel internacional en más de 13 países y operando de forma continua en varios de ellos, incorporando el método de aprendizaje temporal basado en el mapa TESOM.

Autor: SÁNCHEZ MORENO FRANCISCO MANUEL.
Año: 2000.
Universidad: POLITECNICA DE MADRID.
Centro de lectura: INGENIEROS INDUSTRIALES.
Centro de realización: E.T.S.I. INDUSTRIALES.

Resumen: La presente tesis, se centra en el ámbito de la Metrología visula automatizada o Fotogrametría industrial. Dentro de este contexto se han desarrollado dos nuevas metodologías de digitalización empleando luz estructurada o luz láser: la primera con la técnica de digitalización por línea y la segunda mediante la digitalización por superficie. El análisis de estas dos cuestiones cae dentro de la disciplina de la Visión artificial tridimensional. En la metodología de digitalización por línea láser se han conseguido tres hitos fundamentales: 1,- La estimación de la ecuación del plano láser se ha obtenido sin necesidad del conocimiento de la geometría interna de la cámara. Al separar el proceso de calibración de la estimación del plano láser se consigue disminuir el error. Los métodos actuales se apoyan en el conocimiento de los parámetros de la cámara para estimar el plano láser, haciendo que los errores se acumulen. El procedimiento descrito emplea invariantes proyectivos entre el plano láser y el plano de la imagen, y permite que el cálculo de la ecuación de este plano, en coordenadas del mundo se realice de una manera directa. 2,- La realización de la reconstrucción tridimensional de la escena completa mediante una transformación 3D a 2D directa, es decir, sin necesidad de conocer los parámetros intrínsecos ni extrínsecos de la cámara. Colocando un fondo apropiado que añada a la escena cierta información métrica, cada imagen, con el plano láser proyectado, es autosuficiente para recuperar la información 3D. Esto es particularmente interesante en aplicaciones industriales en línea en las que no es posible llevar a cabo una calibración del sistema, o siendo posible, sea necesario la autocalibración periódica de éste. 3,- La autocalibración de un par estereoscópico robotizado y reconstrucción euclídea de la escena con ayuda de una línea láser. Con el conocimiento de cierta información del mundo, pese a que ésta sea no estructurada, y con la ayuda de la línea láser es posible establecer invariantes entre la reconstrucción proyectiva y la euclídea, y por tanto la autocalibración de las cámaras de unpar estereoscópico, y de ahí obtener la reconstrucción 3D. Estas aportaciones han sido probadas con éxito en varios proyectos industriales, y gracias a las dos primeras principalmente, se ha desarrollado un sistema de digitalización basado en línea láser móvil, el cual se encuentra actualmente en fase de patente. Este prototipo y los proyectos industriales están descritos con detalle en la memoria de la tesis. En la metodología de digitalización por superficie se ha propuesto un sistema que proyecta un entramado de líneas láser horizontales y verticales. Éstas son generadas de forma dinámica mediante la rotación de un conjunto de espejos móviles. El dispositivo está sincronizado con la adquisición de imágenes, y su utilización con un par estereoscópico permite resolver de manera directa la correspondencia de una nube de puntos. Estos puntos resultan de las cruces formadas por la intersección de cada línea horizontal con otra vertical. Se ha construido un prototipo de este sistema, descrito en la memoria de la tesis. Como aportación dentro de la digitalización por superficie se ha desarrollado un algoritmo para la detección y localización subpixel de los puntos proyectados formados por cruces. El método está basado en la respuesta fotónica de una cruz y está descrito con todo detalle en la memoria de la tesis.

Autor: GARCÍA VALLS M. SOLEDAD.
Año: 2000.
Universidad: POLITECNICA DE MADRID.
Centro de lectura: INGENIEROS DE TELECOMUNICACIÓN.
Centro de realización: E.T.S. INGENIEROS DE TLECOMUNICACIÓN.

Resumen: Los sistemas multimedia son un tipo de sistemas de tiempo real no crítico que están adquiriendo una gran importancia en la actualidad. En los últimos años ha aumentado el interés en aplicar técnicas de tiempo real a estos sistemas. Ello se ha debido a que es necesario gestionar la ejecución concurrente de las aplicaciones multimedia para garantizar la asignación de recursos a las mismas, de forma que se cumplan sus requisitos de tiempo. La mayoría de los trabajos existentes en el área de calidad de servicio han sido enfocados a los clásicos sistemas multimedia distribuidos y orientados a la red. Esta tesis ha aportado una solución para los sistemas multimedia empotrados de electrónica de consumo (SMEEC). El objetivo de la tesis ha sido desarrollar la arquitectura de un gestor de calidad de servicio para sistemas multimedia empotrados. La función de dicho gestor es cooperar con las aplicaciones multimedia para optimizar globalmente la calidad de la salida que éstas producen, según la percibe el usuario. La operación del sistema se basa en un modelo de contrato: el gestor garantiza unos recursos de cómputo a las aplicaciones y éstas deben proporcionar una calidad de salida dada. Además, las aplicaciones proporcionan los niveles de calidad, que se basane n la percepción que el usuario posee de los distintos tipos de resultados o salidas que la aplicación es capaz de ofrecer. Un nivel de calidad se caracteriza por un conjunto de tareas, sus requisitos temporales y sus necesidades de recursos de cómputo. El gestor selecciona los niveles de calidad de las apliaciones y asigna recursos a las mismas. Esta asignación se valida con una prueba de planificabilidad, que determina si es posible cumplir los plazos de respuesta de las aplicaciones. La arquitectura del gestor, cuyo nombre es HOLA-QoS (Homogeneous and Open Layered Architecture for Quality of Service management), está compuesta por cuatro niveles superiores tienen una estructura homogénea y cada uno gestiona una de las entidades básicas del sistema: aplicaciones, niveles de calidad y cuotas de uso de recursos. El nivel más bajo de la arquitectura extiende la funcionalidad del sistema operativo con operaciones para contabilizar la utilización que las aplicaciones hacen de los recursos del sistema e imponer las cuotas de uso de recursos a las mismas. El gestor de calidad de servicio incluye mecanimos para interactuar con el usuario, establecer configuraciones de funcionamiento de las aplicaciones, monitorizar el comportamiento de las aplicaciones y adaptar la configuración de las tareas a las necesidades de recursos. El diseño de la arquitectura se ha centrado en el desarrollo de estos mecanismos. Los algoritmos o protocolos que realiza estas funciones se pueden integrar en la misma fácilmente. En este trabajo se han desarrollado protocolos básicos de adaptación y establecimiento o cambio de modo. La validación de la arquitectura propuesta se ha basado en el desarrollo de un prototipo operativo que incorpora los cuatro niveles de la misma y para un conjunto de casos de prueba seleccionados.

Autor: LOZANO HORTIGÜELA JOSÉ LUIS.
Año: 1999.
Universidad: CADIZ.
Centro de lectura: ESCUELA POLITÉCNICA SUPERIOR.
Centro de realización: ESCUELA POLITÉCNICA SUPERIOR DE ALGECIRAS.

Resumen: La importancia del empleo de técnicas computacionales inteligentes en el control de procesos ha ido aumentando en los últimos años, con la idea de incorporar la existencia que los operadores de planta o los ingenieros de control van adquiriendo en su interacción con los sistemas en la industria. También el hecho de que la informática haya experimentado una fuerte evolución, ha permitido que se propongan nuevos enfoques inteligentes. Como resultado del presente trabajo se ha realizado la integración de diversas herramientas informáticas, tales como : G2 (generador de sistemas expertos), Matlab y su compilador para lenguaje C (como herramienta de cálculo numérico), Netica (entorno gráfico para trabajar con redes bayesianas), la utilización de diversos recursos de Windows NT (threads) para garantizar la compatibilidad de las aplicaciones en tiempo real. Esto se integra en una única aplicación, cuya función es ayudar al operador en aspectos relacionados con los reguladores PID y que incluye diferentes técnicas computacionales inteligentes; en particular, se incorporan las redes bayesianas como herramienta capaz de describir efizcamente relaciones entre variables en presencia de incertidumbre. En esta tesis se propone y desarrolla un entorno para el control de procesos en tiempo real mediante reguladores PID ; donde se pueda incorporar los algoritmos correspondintes a técnicas de control avanzadas. A partir del cálculo de una serie de indicadores de comportamiento del proceso, así como de la visualización en tiempo real de la evolución dinámica de tales indicadores, se ayuda al operador a determinar la conveniencia de llevar a cabo modificaciones en los parámetros de ajuste del regulador, así como la detección de problemas en el lazo de control. El sistema funciona en red local bajo entorno de Windows NT y emplea a G2 para realizar las tareas de control y supervisión mediante un sistema experto basado en reglas. Como herramienta para tratar con la incertidumbre en la evolución dinámica del proceso, se propone en empleo de las redes bayesianas, realizando algunas aplicaciones para la sintonía del regulador y la detección del efecto windup. El entorno también incorpora funciones de programación y supervisión para sistemas controlados mediante autómatas programables; de este modo, el sistema propuesto dispone de utilidades para llevar a cabo tanto control de procesos continuos (mediante el empleo de reguladores PID), así como también procesos discretos (a partir del empleo de PLC). Con el trabajo desarrollado se dispone de un entorno que puede ser utilizado para el entrenamiento de operadores de planta, tde forma que se tienen integradas una serie de herammientas informáticas y electrónica que facilitan la adquisición de concocimientos prácticos y teóricos sobre la sintonía de reguladores y la supervisión de los sitemas de control. Dicho entorno sería utilizable tanto en una planta industrial, así como para la formación en control automático.

Autor: POMARES CINTAS HÉCTOR.
Año: 1999.
Universidad: GRANADA.
Centro de lectura: CIENCIAS.
Centro de realización: FACULTAD DE CIENCIAS.

Resumen: La tesis doctoral es una contribución al diseño automático de sistemas difusos aplicados especialmente al área del control. El trabajo se centra en dos campos: la aproximación funcional y la construcción de controladores adaptativos. En el primer campo, se presenta una nueva metodología para el diseño automático de sistemas difusos a partir de la información proporcionada por un conjunto de vectores de E/S. Desde cero y a través de diversos análisis tanto a nivel local como global de los errores cometidos, el algoritmo es capaz de ir construyendo sistemas difusos completos, intentando optimizar la relación existente entre la complejidad del sistema final y el grado de aproximación obtenido. Dentro del segundo campo citado, se introduce una novedosa y completa metodología para el diseño automático de controladores difusos directos a tiempo real. Desde una estructura vacía y a partir de una información cualitativa reducida sobre el sistema a controlar(concretamente el signo de la monotonía de la planta, su retraso y una estimación de qué variables de entrada pueden influir en su comportamiento), el algoritmo analiza la evolución del proceso y va auto-diseñando el controlador difuso principal mientras éste opera en tiempo real, abordándose, al igual que en el caso anterior, tanto el problema de la identificación de la estructura del controlador como el ajuste de sus parámetros. Los procedimientos de diseño automático propuestos se han plasmado en implementaciones algorítmicas que han sido contrastadas con otras aproximacines propuestas en la bibliografía mediante diversos ejemplos simulados, demostrando mejoras sustanciales en las tasas de error de aproximación y robustez del control.

Autor: GONZALEZ CASADO LEOCADIO.
Año: 1999.
Universidad: MALAGA.
Centro de lectura: INFORMATICA.
Centro de realización: ESCUELA POLITECNICA SUPERIOR ALMERIA.

Resumen: Esta tesis trata el problema de Optimización Global, el cual está relacionado con la caracterización y computación del máximo o mínimo global de funciones no lineales. Este tipo de problemas pertenecen a la clase de problemas NP-Duros, por lo que se propone el procesamiento paralelo para reducir su tiempo de ejecución. Los algoritmos presentados están basados en el análisis de intervalos, ya que permite a obtención de información global a un coste bajo. La información obtenida por la Aritmética de Intervalos ha sido utilizada como regla de acotación en algoritmos de Ramificación y Acotación para encontrar las soluciones rigurosas en varios problemas de Optimización Global. El primer problema resuelto ha sido el de encontrar la mínima raíz de una función unidimensional. También se ha resuelto el problema de encontrar la mínima de las mínimas raíces en un conjunto de funciones unidimensionales. Para el problema general de encontrar el mínimo de una función n-dimensional se ha presentado un nuevo parámetro que estima la probabilidad de que una subregión contenga un mínimo y por lo tanto la carga computacional que tiene asociada. Este parámetro se ha utilizado para mejorar las etapas realizadas en los algoritmos de Ramificación y Acotación, concretamente: para determinar el nivel de división ha realizar en una subregión para establecer un nuevo criterio de eliminación heurístico y para desarrollar nuevas reglas de selección. También se ha utilizado este parámetro para implementar un nuevo algoritmo que permite evitar los altos requerimientos de memoria que pueden aparecer en los algoritmos de Optimización Global basados en intervalos, a costa de perder la garantía de que las soluciones encontradas son las globales. Desde el punto de vista del paralelismo, seha usado el nuevo parámetro como estimador de la carga computacional en las estrategias de balanceo dinámico sobre computadores paralelos de memoria sitribuida. También se ha presentado una regla de selección híbrida, para realizar una partición del espacio de búsqueda que permite una buena redistribución de la carga y por lo tanto una reducción del tiempo de respuesta de los algoritmos paralelos de Optimización Global basados en intervalos.