DISEÑO DE CIRCUITOS, 2

Autor: TOBAJAS GUERRERO FÉLIX BERNARDO.
Año: 2001.
Universidad: LAS PALMAS DE GRAN CANARIA.
Centro de lectura: INGENIEROS DE TELECOMUNICACIÓN.
Centro de realización: ESCUELA TÉCNICA SUPERIOR DE INGENIERÍA DE TELECOMUNICACIÓN.

Resumen: El fenómeno de Internet ha llevado consigo que la cantidad de tráfico que se transmite a través de las redes de comunicación se haya incrementado exponencialmente en los últimos años, principalmente como consecuencia del espectacular aumento en el número de usuarios y en el tráfico generado por cada uno de ellos. Asimismo, cada vez más y más servicios se basan en el protocolo IP, desde la transmisión de datos, a sofisticadas aplicaciones de videoconferencia y transmisión de voz y video, cuya integración determinará el futuro de Internet, por lo que será necesario disponer de elementos capaces de proporcionar diferentes Calidades de Servicio (Qualities of Service-QoS). Este panorama ha alentado el desarrollo de tecnologías relevantes para la transmisión y la conmutación de paquetes en redes de alta velocidad. Sin embargo, el espectacular incremento de la capacidad de las fibras ópticas, gracias sobre todo a la aparición de las técnicas WDM (Wave Division Multiplexing), junto con el desarrollo a gran escala de las tecnologías de acceso de alta velocidad como DSL (Digital Subscriber Line), han llevado a que los conmutadores de la red troncal se conviertan en el cuello de botella de las futuras redes de comunicación, por lo que su desarrollo resulta crucial e indispensable. En esta Tesis se propone la estructura de un conmutador de alta velocidad, fácilmente escalable, basado en la política de colas virtuales de salida (Virtual Output Queues - VOQ) y una matriz de conmutación síncrona, con soporte para diferentes calidades de servicio y tráfico Unicast/Multicast. Asimismo se proponen nuevos algoritmos de arbitrio, generación de peticiones de conexión y selección de colas de reducida complejidad que permiten estableceer en el conmutador una prioridad estricta entre diferentes tipos de tráficos, además de compartir el ancho de banda disponible entre diferentes clases de acuerdo a un peso preestablecido. Por otro lado, se presenta un estudio del efecto del Round-Trip Delay (RTD), cuya influencia no ha sido considerada hasta ahora, y a partir del cual se demuestra que constituye un factor determinante para el mantenimiento de diferentes calidades de servicio, presentándose una solución eficaz que permite el mantenimiento de las prestaciones del conmutador ante posibles variaciones de este parámetro.

Autor: COSP VILELLA JORDI.
Año: 2001.
Universidad: POLITECNICA DE CATALUÑA.
Centro de lectura: INGENIEROS DE TELECOMUNICACIÓN.

Resumen: La tesis describe y analiza un modelo hardware de red neuronal artificial basada en osciladores acoplados que ha sido adaptada para ajustarse a los requisitos de una realización VLSI y a su aplicación a tareas de segmentación de imagen. Para reducir el área ocupada y el consumo, las celdas han sido modeladas como osciladores estables y se han realizado en un chip full-custom. La realización física del oscilador permite con la misma funcionalidad, reducir notablemente el consumo y el tiempo de procesado en comparación a otros métodos. Se han estudiado algebraica y numéricamente varios modelos del oscilador, su sincronización y los efectos que producen las no idealidades para finalmente demostrar que la red presentada es capaz de realizar la segmentación de imágenes. Basado en los resultados del análisis matemático, se ha diseñado una red para ser implementada en una ASIC CMOS. El circuito es descrito y simulado extensivamente. Seguidamente se muestra los resultados experimentales del diseño presentado que validan su funcionalidad y confirman la importancia de los efectos de segundo orden presentados en el análisis matemático. Finalmente, la tesis acaba con una estimación del nivel de complejidad del proceso, lo compara con otros métodos, expone las conclusiones y explora nuevas posibilidades en la realización hardware de algoritmos para la segmentación de imágenes. El análisis matemático y las simulaciones demuestran que los osciladores estables pueden ser usados como celdas básicas para la segmentación, así como la importancia de los retardos y del mismatch. Su realización física ha demostrado es posible realizar este tipo de redes usando esquemas electrónicamente mucho más simples que los presentados en la literatura.

Autor: MONCUNILL GENIZ FRANCISCO JAVIER.
Año: 2001.
Universidad: POLITECNICA DE CATALUÑA.
Centro de lectura: INGENIEROS DE TELECOMUNICACIÓN.

Autor: CARDESÍN MIRANDA JESÚS.
Año: 2001.
Universidad: OVIEDO.
Centro de lectura: INGENIEROS INDUSTRIALES.
Centro de realización: ESCUELA TÉCNICA SUPERIOR DE INGENIEROS INDUSTRIALES E INFORMÁTICOS DE GIJÓN.

Resumen: La necesidad del cumplimiento de las normas de inyección de armónicos de baja frecuencia ha impulsado el desarrollo y estudio de nuevas topologías de convertidores CA/CC y CA/CA que permitan satisfacer dichas normas a un mínimo coste de rendimiento, fiabilidad, precio, tamaño y peso. Una de las mejores soluciones consiste en conectar a la red un primer convertidor llamado prerregulador correcto del factor de potencia, que consigue que la corriente demandada sea senoidal. Como es conocido, uno de los inconvenientes del prerregulador correcto del factor de potencia es que su dinámica es necesariamente lenta, ya que el lazo de control tiene que filtrar el rizado de 100Hz presente en el condensador de salida. Con el fin de mejorar estas características y al mismo tiempo reducir el tamaño del condensador del filtro, se hace necesario añadir una segunda etapa, lo que penaliza el rendimiento de la cadena conversora. Por este motivo, una de las líneas de investigación más activa de esta área de la Electrónica de Potencia consiste en la búsqueda de topologías en una única etapa que permitan obtener una dinámica rápida del convertidor. Sin embargo, existen aplicaciones con determinadas especificaciones de diseño que no hacen viable las soluciones en una etapa, recurriéndose a la solución en dos etapas. Un ejemplo de ello son las nuevas futuras especificaciones de las fuentes de alimentación de equipos informáticos y de telecomunicaciones que requieren, además de la corrección del factor de potencia, una baja tensión de salida (5V, 3,3V, etc.) con regulación rápida, mayores potencias, aislamiento galvánico. Otras de las especificaciones, que más van a limitar el diseño del convertidor son el llamado rango tensiones de entrada universal (85V-265V), y el tiempo de mantenimiento de la tensión de salida ante fallos de red de breve duración (hold-up time). En el presente trabajo doctoral se pretende realizar algunas aportaciones en el campo de los sistemas de alimentación con correción el factor de potencia con estructuras de dos etapas. Como paso previo a la realización de este trabajo, se ha dado un repaso a la situación actual en la correción del factor de potencia en sistemas de alimentación monofásicos. Se describe la normativa actual sobre armónicos de baja frecuencia y se realiza una clasificación básica de los circuitos correctores del factor de potencia, con sus principales ventajas y limitaciones. Se presenta la problemática del diseño de fuentes de alimentación para equipos informáticos y de telecomunicaciones de nueva generación y se presenta la estructura en dos etapas como la más adecuada cuando se incluyen especificaciones de tensión de entrada universal y tiempo de mantenimiento ante fallos de red de breve duración (hold-up time). Con el objetivo de buscar una topología que maximice la relación rendimiento/coste, se describen, analizan estáticamente y se comparan teóricamente las dos topologías que más se ajustan a las necesidades propuestas: topología sepic y reductora (buck). De dicha comparación se deduce que el prerregulador reductor corrector del factor de potencia es la topología más interesante y también se deduce el rango de tensiones intermedias de bus más adecuadas. La forma de onda de la corriente de entrada no será senoidal. Por ello, se analiza el cumplimiento de la normativa actual sobre armónicos de baja frecuencia y se busca la forma de onda de la corriente de entrada que minimiza en contenido armónico. Finalmente, se describen, analizan y ensayan diversas variantes de la topología reductora a fin de determinar cuál de ellas es la que maximiza la relación rendimiento/coste del prerregulador. Se propone un modelo promediado de pequeña señal de prerregulador reductor corrector del factor de potencia aplicando el control como seguidor de tensión y se realiza el estudio de pequeñas señal, se analiza la estabilidad del lazo de tensión, se caracteriza el comportamiento del prerregulador con este método de control ante variaciones de la tensión de entrada (audio-susceptibilidad) y de la carga (independencia de salida). El estudio se realiza tanto para carga resistiva como para carga regulada, como es el caso de un segundo convertidor CC/CC regulado conectado en cascada. Los resultados se contrastan con resultados experimentales y de simulación. Por otra parte, el interés técnico que se deriva del control por multiplicador sugiere igualmente la obtención de un modelo promediado de pequeña señal y el posterior análisis de pequeña señal. Se presentan los criterios de diseño de la cadena conversora (prerregulador-convertidor CC/CC). Como ejemplo de diseño, se aplicarán estos criterios a la especificación de fuentes de alimentación de baja tensión de salida (3,3V) con regulación rápida, tensión de entrada universal, especificaciones de tiempo de mantenimiento mínimo ante fallos de red de breve duración y correción del factor de potencia. Un objetivo de diseño interesante consiste en reducir el tamaño del condensador de bus al máximo posible. Se analizará la estabilidad de la conexión en cascada en función del condensador intermedio de bus. Por otra parte, también se analiza la influencia del aumento del ancho de banda en el transitorio de la tensión de bus y en el contenido armónico inyectado a la red de distribución, determinando el máximo ancho de banda que permite el cumplimiento de la norma. En los últimos años, el interés en el desarrollo de sistemas electrónicos de alimentación de balastos para todo tipo de lámparas es cada día más importante. Así, se estudia la aplicación del prerregulador reductor corrector del factor de potencia controlado como seguidor de tensión a sistemas electrónicos de alimentación de balastos electrónicos de media y alta potencia. Se realiza una breve introducción al mundo de la iluminación electrónica, indicando aquellas topologías más utilizadas como inversor resonante. Además, se determina la tensión máxima de bus que permite el cumplimiento de la norma específica de inyección de armónicos. Entre las topologías inversoras más utilizadas, el inversor en puente completo resonante con control de corriente resonante se presenta como una buena solución a la alimientación de lámparas de alta intensidad de descarga. Se comenta su principio de funcionamiento y su metodología básica de diseño, planteando como ejemplo de diseño de un balasto electrónico con corrección del factor de potencia para una lámpara de sodio de alta presión de 250W. Será deseable un control de la potencia entregada a la lámpara. Así, se obtendrá la función de transferencia de la etapa de potencia en lazo abierto y se cerrará el lazo de control, asegurando la estabilidad a lo largo de la vida útil de la lámpara. También se obtendrá la impedancia de entrada del inversor resonante, tanto en cadena abierta como cerrada, parámetro muy importante para analizar la estabilidad del acoplamiento. Se diseña el prerregulador reductor corrector del factor de potencia y se realiza el análisis de pequeña señal utilizando el modelo promediado de pequeña señal que se ha propuesto en este trabajo. Se estudia la estabilidad del lazo de tensión, se realiza el análisis de audio-susceptibilidad y se determina la impedancia de salida. Además, se estudiará la estabilidad del acoplamiento entre el prerregulador reductor corrector del factor de potencia y el inversor resonante. Finalmente, se exponen otras posibles aplicaciones dentro del campo de la Iluminación Electrónica como es el caso de la alimentación de sistemas y señalización basados en la utilización de redes de diodos LED de alta eficiencia.

Autor: EJEA MARTI JUAN BAUTISTA.
Año: 2000.
Universidad: VALENCIA.
Centro de lectura: FISICA.
Centro de realización: FACULTAD FISICAS.

Resumen: EL OBJETIVO DEL TRABAJO ES IMPLEMENTAR UNA FUENTE DE ALIMENTACIÓN CAPAZ DE ALIMENTAR LOS IMANES UTILIZADOS EN EL CAMPO DE LOS ACELERADORES DE PARTICULAS. A FIN DE MINIMIZAR SU TAMAÑO, SE HA OPTADO POR REDUCIR TODOS LOS MODULOS DE QUE CONSTA UN GENERADOR EN LA ACTUALIDAD POR UN SOLO EN EL QUE ESTÁN INCORPORADOS TODOS ELLOS. LA ESTRUCTURA EMPLEADA ES LA DE UN RECTIFICADOR TRIFÁSICO BASADO EN UN CONVERTIDOR MATRICIAL, AL CUAL SE HA APLICADO UN CONTROL HÍBRIDO ANALÓGICO-DIGITAL. EL CONVERTIDOR UNIFICA LAS FUNCIONES DE: 1)BIDIRECCIONALIDAD (FUNCIONAMIENTO EN 4 CUADRANTES) 2)CORRECIÓN DEL FACTOR DE POTENCIA. 3)REGULACION DE LA CORRIENTE DE SALIDA.

Autor: CAMPO RODRIGUEZ JUAN CARLOS.
Año: 2000.
Universidad: OVIEDO.
Centro de lectura: INGENIEROS INDUSTRIALES.

Resumen: En los últimos años se viene constatando un interés creciente en los temas relativos a la calidad de la red eléctrica. Existen, en la actualidad, diversos equipos electrónicos para su mejora, como intercambiadores de tomas encarga, filtros activos, sistemas de alimentación ininterrumpida, etc., que se repasan brevemente en el capítulo 2. Los estabilizadores diferenciales pueden considerarse como un caso extremo de los intercambiadores de tomas clásicos en los que se trata de regular la tensión conmutando únicamente entre dos tomas a una frecuencia elevada. Las referencias a los estabilizadores diferenciales son escasas debido a la dificultad que entraña la conmutación en alterna. Por ello, en el presente trabajo se proponen diferentes métodos de conmutación aptos para ser empleados a frecuencias elevadas. Se analiza, además, el filtrado de la tensión de salida y el de la corriente de entrada, y todo ello para tres estructuras topológicamente diferentes. Posteriormente se realiza la síntesis de cada una de las topologías con los diferentes métodos de conmutación, entendiendo por síntesis la extracción de las fórmuals que dan los valores de los componentes y sus solicitaciones en función de las especificaciones de definición del equipo. Se elabora, seguidamenteQ una comparación técnico-económica de las diferentes soluciones estudiadas que permite delimitar el ámbito de aplicación decada una de ellas. Finalmente, se comprueban los resultados teóricos mediante un prototipo de 1kVA.#

Autor: ABELLAN GARCIA ANTONIO.
Año: 2000.
Universidad: POLITECNICA DE VALENCIA.
Centro de lectura: INGENIEROS INDUSTRIALES.
Centro de realización: ESCUELA TECNICA SUPERIOR DE INGENIEROS INDUSTRIALES .

Resumen: Debido al gran aumento de los consumos formados por cargas no lineales, en su mayoría cargas que utilizan equipos de electrónica de potencia, la calidad de suministro ha sido deteriorándose en los últimos años. Este deterioro ha supuesto un incremento en la potencia reactiva requerida, potencia que no contribuye a una transferencia neta de energía de la red a la carga, por lo que, debe ser compensada. Una de las soluciones más novedosas es la utilización de los filtros activos de potencia conexión paralelo. Como etapa previa al control de los filtros activos, es necesario obtener las corrientes de referencia del filtro, que éste utilizará como corrientes de consigna, a partir de las corrientes que circulan por la carga no lineal. En la actualidad existen diferentes métodos de obtención de las corrientes de referencia, pero todos ellos presentan un mal comportamiento desde el punto de vista del factor de potencia unidad, para sistemas de tensiones de alimentación desequilibrados y/o con contenido de armónicos. En esta tesis se propone un método novedoso de obtención de las corrientes de referencia, basado en la descomposición en el dominio temporal de las corrientes de carga, utilizando la transformación de Park, que presenta un buen comportamiento, desde el punto de vista del factor de potencia unidad, para cualquier sistema de tensiones de alimentación. Con el sistema propuesto, también es posible hacer que las corrientes que circulan por línea sean completamente senoidales, sin apenas realizar modificaciones sobre éste. El sistema de obtención de las corrientes de referencia se ha aplicado a un filtro activo, que utiliza un inversor VSI PWM con topologia de cuatro ramas. Este utiliza reducir considerablemente la relación de tensión necesaria entre el lado de continua y de alterna del inversor, con respecto a los métodos basados en esta forma, se contribuye a una reducción de las perdidas de conmutación del inversor.

Autor: FIGUERES AMORÓS EMILIO.
Año: 2000.
Universidad: POLITECNICA DE VALENCIA.
Centro de lectura: INGENIEROS INDUSTRIALES.
Centro de realización: DPTO. DE INGENIERÍA ELECTRÓNICA.

Resumen: En esta tesis se efectúa un detallado estudio preliminar de la degradación de prestaciones que surge el control ACC de conversores conmutados, esquema de extendida aplicación en fuentes de alimentación comerciales. A continuación, se plantea como objetivo principal la mejora de la robustez de prestaciones de dicho esquema, cuando el conversor es sometido a fuertes variaciones de la tensión de alimentación, de carga y de los diferentes elementos reactivos (inductancias, condensadores, etc.). Con este objetivo, se desarrolla un nuevo esquema de control de convertidores DC-DC conmutados, bautizado 3CRACC ("Three Controller Robust ACC"), y se aplican técnicas de control H para el ajuste del lazo de tensión. Los resultados muestran que la sensibilidad ante variaciones paramétricas del esquema de control propuesto es significativamente menor que la presentada por el esquema ACC convencional, a la vez que se mejora sustancialmente el rechazo de perturbaciones (audiosusceptibilidad e impedancia de salida).

Autor: BERENGUER PEREZ ROQUE JOSE.
Año: 2000.
Universidad: NAVARRA.
Centro de lectura: ESCUELA SUPERIOR DE INGENIEROS.
Centro de realización: ESCUELA SUPERIOR DE INGENIEROS DE SAN SEBASTIAN.

Resumen: El enorme desarrollo experimentado por los sistemas móviles de comunicación durante estos últimos años ha propiciado, por parte de las empresas del sector, un gran esfuerzo investigador por encontrar nuevas soluciones que permitan una mayor integrabilidad y un coste menor de los equipos. Paralelamente el creciente interés suscitado por las posibilidades de los sistemas de posicionamiento global (GPS), ha llevado a los fabricantes de automóviles, telefonos moviles, ordenadores portátiles, etc. A buscar formas de incorporar un terminal de GPS a sus productos, demanda que se ha superpuesto a la de receptores GPS de uso especifico. Debido a la naturaleza de dichos productos, factores como el consumo, peso, volumen, etc. Del terminal de GPS añadido adquieren especial importancia con el objetivo de no disminuir en exceso la autonomía de dichos productos, ni aumentar el peso y el volumen de estos. Por otro lado la rapida evolución de la tecnología CMOS, que permite trabajar con transistores de longitud de puerta cada vez menor, ha posibilitado que diseños de RF que antes sólo eran posibles en tecnologia Bipolar o de Arsenurio de Galio sean hoy posibles en tecnología CMOS, abaratando su precio y propiciando al mismo tiempo una alta integrabilidad de los terminales debido a la posibilidad de integrar en un mismo chip la parte analógica y la parte digital. El trabajo realizado se enmarca en la tendencia actual a lograr la plena viabilidad de la tecnología CMOS para el diseño de componentes en radio frecuencia en bandas superiores a 1 GHz. A su vez también trata de mostrar la validez de la arquitectura de digitalización directa para un terminal de posicionamiento global (GPS). Para ello se han diseñado en tecnologia CMOS los componenetes que forman un terminal receptor de GPS de digitalizacion directa(cadena de amplificación, muestreador-retenedor y convertidor analógico-digital). En primer lugar y previamente al diseño propiamente dicho se ha estudiado el estándar GPS y se han realizado una serie de simulaciones a nivel de sistema con la finalidad de obtener las especificaciones de partida para orientar los diseños realizados. En dichas simulaciones se han estudiado diversos aspectos como la infuencia de la frecuencia de muestreo y del filtro previo al muestreador-retenedor en la figura de ruido presentada por el terminal, o la ganancia minima que debe aportar la cadena de amplificación para posteriormente digitalizar la señal. Seguidamente se h procedido al diseño de los distintos componentes utilizando un proceso CMOS de 0.6 um de longitud de canal, con tres niveles de metalización, dos niveles de polisilicio, y otro de polisilicio de alta resistividad(AMS-CMOS 0.6 um CUQ). En el diseño de dichos componentes se ha puesto especial atención al consumo presentado, obteniendo un diseño para el muestreador-retenedor de muy bajo consumo y estableciendo para la cadena de amplificación una serie de expresiones para el dimensionamiento de los transitores que la constituyen, dado su consumo determinado y una ganancia exigida. Finalmente mediante los resultados aportados por las distintas simulaciones realizadas (caso de la cadena de amplificación y de el convertidor analógico digital), y el testeo de los circuitos (caso del muestreador-retenedor) se ha mostrado la viabilidad tanto de la tecnología CMOS para el diseño de componentes en RF, como de la arquitectura de digitalización directa para el diseño de un terminal de GPS.

Autor: CUSTODIO RUIZ ANGEL AUGUSTO.
Año: 2000.
Universidad: POLITECNICA DE CATALUÑA.

Resumen: La interfaz digital directa permite implementar un sensor inteligente prescindiendo de los componentes que utilizan las arquitecturas clásicas y que incrementan su coste (amplificadores, adaptadores de impedencias,convertidores A/D, etc). El problema de la mayoria de las propuestas en este sentido está en que no estan hechas de forma sistematica y no permiten deducir las prestaciones del sistema a partir de las caracteristicas de los componentes que se utilizan. En esta tesis se ha propuesto una metodologia para diseñar e implementar una interfaz digital directa para sensores resistivos, capacitivos e inductivos (configuraciones de simple, multiple, diferencial y puente de sensores, compensando o no la resistencia de los hilos de conexión). Se ha desarrollado un metodo de analisis que permite determinar las ecuaciones que describen la interfaz y la influencia de todos sus parametros en la duracion del ancho del pulso de interes, en forma de errores de cero, ganancia y no linealidad. Se ha propuesto una nueva forma de manejar el puente de sensores resistivos al tratarlo como una red de resistencias. Mediante este nuevo enfoque se ha logrado desarrollar la interfaz mas simple y compacta conocida: conectar el puente de sensores directamente a los puertos digitales del microcontrolador. Las posibilidades de continuar este trabajo son multiples ya que los sensores inteligentes tienen cada vez mas uso a todo nivel, y ahora, potenciados por la diversificacion de Internet. Sobre el tema de la tesis se han realizado tres contribuciones a congresos internacionales, una contribucion a congreso nacional, una solicitud de patente y cinco articulos de divulgacion. Ademas se han enviado dos articulos para que se acepte su publicacion en una revista internacional y en una revista venezolana.

Autor: CANTO NAVARRO ENRIQUE FERNANDO.
Año: 2000.
Universidad: POLITECNICA DE CATALUÑA.

Autor: VALDERRAMA BLAVI HUGO.
Año: 2000.
Universidad: POLITECNICA DE CATALUÑA.

Resumen: La tesis doctoral realiza un analisis riguroso del estado del arte en los onduladores en el marco de las aplicaciones fotovoltaicas, tanto de los sistemas aislados como de los conectados a la red. Se tratan las topologias "hardswitching" y las "softswitching", asi como aspectos como la distorsion armonica, la dispersion espectral y el seguimiento del punto de máxima potencia de los paneles solares se tratan de una forma mas colateral Se propone el uso de las topologias multinivel para la realizacion de onduladores en sistemas aislados, puesto que reducen las perdidas de conmutacion sin aumentar la de conduccion, logrando una interesante sintesis de los aspectos positivos de las topologias "hardswitching" y "softswitching". Se estudia la problemática de la conexión de onduladores a la red, demostrando tanto que esta conexión como el seguimiento del punto de maxima potencia no son siempre posibles. Se ofrecen alternativas onduladoreas basadas en el "Loss Free Resistor" que aportan como ventajas una facilidad de diseño, la minimizacion del numero de componentes, y la posibilidad de seguir el punto de maxima potencia en cualquier situacion de tension, irradiacion, potencia y temperatura de los paneles solares. Esas topologias basadas en el LFR llevan al diseño de dos alternativos modulares, una basada en la paralelizacion de convertidores, y la otra basada en el procesado de potencia multiplexado. Con el fin de validar las hipotesis expuestas se desarrollan tres prototipos experimentales. Un prototipo de 500W basado en las topologias multinivel, uno de 700W basado en el paralelizado de LFR, y finalmente uno de 300W basado en la multiplexacion temporal.

Autor: VAZQUEZ SEISDEDOS CARLOS ROMAN.
Año: 2000.
Universidad: POLITECNICA DE CATALUÑA.

Resumen: La muerte cardiaca subita (SCD) es un fenomeno alarmante por la cantidad de victimas que fallecen sin sintomas previos. Su causa mas importantes es el infarto de miocardio como fase terminal de la isquemia miocardica. La isquemia miocardica conlleva a cambios de amplitud, morfologia y duracion que se reflejan en el electrocardiograma (ECG) superficial que pueden ser cuantificados mediante la monitorizacion ambulatoria del ECG. El objetivo de la tesis es mejorar los metodos para la monitorizacion ambulatoria del ECG orientado a su posible uso para el diagnostico cardiaco y la prediccion de la SCD. El interes se centra en definir y caracterizar indices para identificar el riesgo de infarto de miocardio (IM) para prevenir la SCD. Para alcanzar los objetivos, se analizan los problemas mas importante en las fases de adquisicion (artefactos, amplificadores, sistemas de monitorizacion, muestreo y sobremuestreo del ECG), obtencion de series temporales (algoritmos para determinar inicios y finales de ondas que sean robustos a ruido y a derivas de linea base) y cuantificacion de las relaciones entre las series temporales asociadas a los intervalos RR y las correspondientes a los intervalos RTm(pico de R a pico de T) y Rte (pico de R a final de T). Se proponen nuevos indices para calcular la variabilidad de la repolarizacion ventricular (SDRI: Relacion de desviaciones estandares) y la adaptacion de los intervalos RTm o Rte frente a cambios en el intervalo RR: a corto plazo (CAA, CAD: Coeficientes de adaptacion en aceleracion y deceleracion, respectivamente) y a largo plazo (pendiente de regresion promediada ponderada). La evaluacion de estos indices ha mostrado sensibilidades superiores al 95% y especificidades del 100% en la separacion de la poblacion analizada (29 sujetos sanos y 31 sujetos con infarto de miocardio o isquemia). Se demuestra que el indice SDRI se ve afectado por la forma de respirar del sujeto, por lo que se propone registrar al paciente en periodos donde respire de forma mas o menos parecida, como puede ser el periodo de sueño.

Autor: GONZÁLEZ DIEZ DAVID.
Año: 2000.
Universidad: POLITECNICA DE CATALUÑA.
Centro de lectura: INGENIEROS INDUSTRIALES.
Centro de realización: ESCUELA TÉCNICA SUPERIOR ING. IND. DE TERRASSA.

Resumen: El objetivo de esta Tesis es identificar el origen de las perturbaciones conducidas generadas por convertidores conmutados y cuantificar de una forma relativamente rápida y sencilla el efecto de diversos factores sobre la propagación de las mismas. Para alcanzar este objetivo se propone un modelo de cálculo que se ha validado experimentalmente. Como planta experimental se ha tomado un modulador alimentado de red a través de un rectificador no controlado. El modelo es capaz de discriminar la contribución de los dos modos de propagación (común y diferencial) al nivel global de perturbación. Entre las aportaciones de la Tesis cabe señalar un método de medida de impedancias basado en analizador de espectros/generador de seguimiento y una modulación trifásica orientada a la reducción de la corriente en modo común que circula en un accionamiento trifásico. Los resultados obtenidos concuerdan perfectamente con los experimentales dentro de la banda A, mientras que para frecuencias superiores (5MHz) el modelo es capaz de estimar variaciones en el sistema cuando se cambia alguno de sus parámetros.

Autor: MONTERDE AZNAR FERNANDO.
Año: 2000.
Universidad: ZARAGOZA.
Centro de lectura: CENTRO POLITÉCNICO SUPERIOR.
Centro de realización: CENTRO POLITECNICO SUPERIOR.

Resumen: Esta tesis analiza de forma sistemática las posibilidades de generación de topologías de salida múltiple para su utilización en generadores de calentamiento por inducción para electrodomésticos de cocción. De esta manera, se formaliza la generación de los inversores de salida múltiple conocidos y se obtiene un procedimiento original de generación denominado duplicación parcial. Mediante la aplicación de dicho procedimiento general, se obtiene una nueva familia de inversores de salida múltiple basados en las correspondientes topologías inversoras de una salida. Aplicando la técnica de duplicación parcial a la topología puente (resonante serie y no resonante), se obtiene una nueva topología de salida múltiple que permite alimentar todas las salidas de forma independiente y utilizar ramas de salidas inactivas para salidas activas, permitiendo potencias superiores o la reducción del estrés de los componentes. Mediante el control a frecuencia fija de todas las salidas se obtiene una topología de salida múltiple con un importante ahorro de interruptores. Para minimizar las pérdidas del convertidor múltiple basado en puente a frecuencia constante, se obtiene la estrategia de control de cancelación de tensión unipolar como optimización de una estrategia de control generalizada. La técnica de duplicación parcial es aplicada a otras topologías inversoras habituales en electrodomésticos de cocción por inducción. Las topologías así generadas son comparadas entre sí y con la topología de salida mútliple basada en el puente. Finalmente, se diseña y construye un prototipo de convertidor doble basado en el puente resonante serie. Las especificaciones del diseño son verificadas experimentalmente utilizando este prototipo.

Autor: FERNÁNDEZ GONZÁLEZ ARTURO JOSÉ.
Año: 1999.
Universidad: OVIEDO.
Centro de lectura: MARINA CIVIL .
Centro de realización: DE GIJÓN.

Resumen: En esta Tesis doctoral se realiza el estudio una familia de convertidores que implementan una solución de tipo activo que demanda una corriente de entrada no senoidal pero que reduce el contenido armónico de la misma. El objetivo es obtener una forma de onda tal, que se pueda cumplir la norma IEC 1000-3-2 sobre armónicos de baja frecuencia con un reducido coste y un pequeño aumento de tamaño. Además, la penalización en el rendimiento del convertidor será bastante pequeña ya que no se reciclará dos veces toda la energía. En la tesis se aborda el estudio exhaustivo de las formas de onda de la corriente de entrada que se obtinen en un convertidor conreductor del contenido armónico basado en salidas retrasadas. Esto permitirá conocer cuales son las condiciones que debe cumplir esta forma de onda para poder cumplir la norma IEC 1000-3-2. Se realiza también el estudio de diferentes posibilidades para la implementación de salidas retrasadas. Existen diversos tipos de salidas de este tipo, aunque todas ellas tienen en común un cirucuito equivalente similar que cumple con las condiciones necesarias para ser utilizado como reductor activo de armónicos. El estudio de diversas posibilidades proporcionará una relación de ventajas e inconvenientes de cada una de ellas con lo que se facilitará la labor de elegir la mejor solución para cada caso que se pueda plantear. Una vez estudiado el comportamiento las salidas auxiliares retrasadas se realiza el estudio estático de diversos tipos de convertidores CA/CC con reductor activo de armónicos. El estudio estático nos proporcionará las herramientas para poder calcular todos los esfuerzos eléctricos de los componenentes del convertidor, lo que constituye un paso fundamental e indispensable en el diseño de cualquier convertidor. Finalmente, también se aborda el estudio dinámico de los convertidores CA/CC con reductor activo de armónicos estudiados anteriormente. Se obtiene el modelo dinámico de pequeña señal de este tipo de convertidores, lo que nos proporciona una información indispensable para cerrar el lazo de regulación del convertidor. Además también se otienen los modelos promediados de gran señal para poder así obtener información de las variaciones de las señales a frecuencia de red, así como el comportamiento del convertidor ante variaciones grandes en la carga o en la tensión de entrada.

Autor: JOSE PRIETO MIGUEL ANGEL.
Año: 1999.
Universidad: OVIEDO.
Centro de lectura: MARINA CIVIL .
Centro de realización: ESCUELA TÉCNICA SUPERIOR DE INGENIEROS INDUSTRIALES E INGENIEROS INFORMÁTICOS DE GIJÓN.

Resumen: La tendencia a la reducción de tamaño y peso de los equipos electrónicos ha ejercido una presiónsobre los fabricantes de componentes para que susministren dispositivos cada vez más pequeños. Esta presión ha dado lugar a la apariciónd e dispositivos de montaje superficial de la mayoría de semiconductores y circuitos integrados, así como de resistencia sy condensadores (especialmente los que forman parte de la cirucitería de control). Sin embargo, los componentes magnéticos, a la sazón los más voluminosos de los que constituyen los sistemas de alimentación de los equipos, se han quedado atrás en esta carreta por la miniaturización. Si bien es cierto que hay abundantes trabajos en los que se aborda el tema de la integración de componentes magnéticos, no lo es menos que la mayoría de ellos parecen dstinados a trabajar en el campo de las telecomunicaciones, donde las exigencias impuestas sobre el componente magnético no son las mismas que las correspondientes a su uso en convertidores electrónicos de potencia. La presente tesis doctoral aspira a implusar la miniaturización de estos sistemas electrónicos de alimentación realizando aportaciones dentro del campo de la integración de los componentes magnéticos (bobinas y trasnformadores) que forman parte de los mismos. De este modo, será posible desarrollar converdiores de alta densidad de potencia. La integración de componentes magnéticos descrita se lleva a cabo usando tecnología de capa gruesa. Es ésta una tecnología bien conocida pero que, hasta ahora, no había sido utilizada para obtener componentes magnéticos (principalmente por la baja calidad de las pastas de ferrita disponibles en el mercado). El presente trabajo se ocupa de estudiar las posibilidades de esta tecnología aplicada a la obtención de bobinas y transformadores (limitaciones, características del proceso, parámetros de diseño/modelado, ect.). El método de modelado creado intenta ser una solución adecuada para llevar a cabo un diseño satisfactorio de bobinas y/o transformadores integrados mediante la tecnología indicada anteriormente. Dicho método combina la exactitud ofrecida por las herramientas de elementos finitos con la definición de ecuaciones asociadas al cálculo de reluctancias a partir de las uclaes es posible establecer un método de diseño. Las conclusiones alcanzadas durante el estudio teórico de los componentes magnéticos obtenidos mediante tecnología de capa gruesa se compureban por dos caminos. Por un lado, se hace uso de programas de elementos finitos para modelar las estructuras propuestas y comparar los resultados así obtenidos con los ofrecidos por el método presentado en este trabajo. Por otra parte, se dispone de muestras facilitadas por la firma mutinacional AVX que han utilizadas para validar el método de diseño/modelado introducido en esta tesis doctoral.

Autor: VILLEGAS SAIZ PEDRO JOSÉ .
Año: 1999.
Universidad: OVIEDO.
Centro de lectura: MARINA CIVIL.
Centro de realización: DE GIJÓN.

Resumen: La necesidad de cumplimiento de normas de inyección de armónicos de baja frecuencia ha impulsado el desarrollo y estudio de nuevas topologías de convertidores CA/CC y CA/CA que permitan satisfacer dichas normas a mínimo coste de rendimiento, fiabilidad, precio, dimensiones y peso. Existe un amplio abanico de soluciones propuestas que permiten escoger la más adecuada en funciónd e cuál de los anteriores parametros pese más en la decisión final. Una de las mejores soluciones consiste en conectar a la red un primer convertidor, llamado Emulador de Resistencia ER, que consigue que la corriente demandada se asenoidal. Como es conocido, uno de los inconvenientes del ER es que su dinámica es necesariamente lenta, ya que el lazo de control tiene que filtrar el rizado de 100 Hz presente en el condensador de salida. Con el fin de mejorar estas características y al mismo tiempo reducir el tamaño del condensador de filtro, se hace necesario añadir una segunda etapa, lo que penaliza el rendimiento de la cadena conversora. En el presente trabajo doctoral se pretende realizar algunas aportaciones en el campo de los circuitos post-reguladores utilizados conER. Como paso previo a la realización de este trabajo se ha dado un reapso a la situación actual en la corrección del Factor de potencia en sistemas de alimentación monofásicos. Dentro de la filosofía de utilizar circuitos post-reguladores que no penalicen en exceso el rendimiento global de la cadena conversosra, se presentan varias alternativas. Se persiguen dos objetivos en este trabajo. El primero dirigido hacia el estudio y ensayo de nuevas topologías de potencia para ser utilizadas como post-reguladores de alto rendimiento. Y finalmente el segundo encaminado a realizar un estudio sobre la problemática de la conexión en cascada de dos etapas de potencia.

Autor: TORAL MARIN SERGIO LUIS.
Año: 1999.
Universidad: SEVILLA.
Centro de lectura: INGENIEROS INDUSTRIALES.
Centro de realización: ESCUELA SUPERIOR DE INGENIEROS.

Resumen: Los sistemas estocásticos se encuentran caracterizados porque la información se representa mediante un conjunto de trenes de pulsos aleatorios sincronos. El valor d euna variavle real perteneciente al intervalo (0,1) se codifica como la probabilidad de que, en un ciclo de reloj dado, el tren de pulsos asociado a la señal tome un valor lógico alto. Arporvechando las similitudes entre el álgebra de probabilidades y el álgebra de boole es posible desarrollar circuitos digitales capaces de implementar, de manera simple, operaicones aritméticas básicas (suma y producto). El objetivo de la Tesis Doctoral es volver al concepto de lo que significa una codificación mediante trenes de polvos aleatorios, se trata de una codificación que es cuantizada en cuanto a su forma de representación, pero no es cuanto la interpretación del valor codificado, que es continuo, pue se trata d ela esperanza matemática de tener el valor alto en una secuencia de pulsos, esto es, una probalilidad. Básicamente, la teis tiene dos partes: - Una primera de análisis, donde se defienen y caracterizan bloques constructivos básicos, con un comprotamiento -- analógico: integradores, sitemas de primer orden con ganancia, sistemas de orden n, circuitos de división y circuitos de cálculo de raices cuadradas. Asimismo, se definen las interfases de conversión entre los dosminios analógicos digital y estocástico. - Una segunda de sintesis, donde se integran los bloques cosntructivos anteriores, para desarrollar tres aplicaciones novedosos de interés industrial.

Autor: BERMEJO SANCHEZ SERGIO.
Año: 1999.
Universidad: POLITECNICA DE CATALUÑA.
Centro de lectura: INGENIERIA INDUSTRIAL BARCELONA.