DISEÑO DE CIRCUITOS, 5

Autor: RIUS VAZQUEZ JOSE.
Año: 1996.
Universidad: POLITECNICA DE CATALUÑA.
Centro de lectura: INGENIEROS INDUSTRIALES.
Centro de realización: DEPARTAMENTO: ENGINYERIA ELECTRONICA PROGRAMA DE DOCTORADO: ENGINYERIA ELECTRONICA .

Resumen: EL OBJETIVO DE LA TESIS ES REALIZAR APORTACIONES EN EL CAMPO DE LAS ESTRATEGIAS DE TEST BASADAS EN LA VIGILANCIA DEL CONSUMO QUIESCENTE DE LOS CIRCUITOS INTEGRADOS CMOS Y DE LOS SENSORES UTILIZADOS PARA DICHO FIN (TEST DE CORRIENTE O TEST IDDQ).PARA ELLO SE ANALIZA EN PRIMER LUGAR EL ESTADO DEL ARTE EN EL DISEÑO DE SENSORES PARA EL TEST IDDQ Y SE EXTRAEN CRITERIOS PARA LA EVALUACION DE LA CALIDAD DE DICHOS SENSORES.EN LA TESIS SE PROPONE UN NUEVO TIPO DE SENSOR INTEGRADO (PROPORTIONAL BUILT-IN CURRENT SENSOR) QUE UTILIZA COMO ELEMENTO TRANSDUCTOR UN TRANSISTOR BIPOLAR COMPATIBLE CON LA TECNOLOGIA CMOS. SE CARACTERIZA TAMBIEN SU COMPORTAMIENTO ESTETICO Y DINAMICO Y SE REALIZAN PRUEBAS CON CIRCUITOS EXPERIMENTALES PARA VALIDAR LOS ANALISIS REALIZADOS. EN LA TESIS SE PROPONEN DOS METODOS ORIGINALES PARA EL TEST IDDQ MEDIANTE SENSORES EXTERNOS AL CIRCUITO QUE SE ESTE VERIFICANDO (CUT): EL PRIMERO SE BASA EN LA DESCONEXION DE LA ALIMENTACION DEL CUT Y EN LA OBSERVACION DEL COMPORTAMIENTO DE SUS SALIDAS. EL SEGUNDO METODO SE BASA EN EL ANALISIS DE LA EVOLUCION DE LA TENSION EN EL NODO DE ALIMENTACION DE UN CUT CUANDO SE LE APLICA UN CONJUNTO DE VECTORES DE TEST ESTANDO EL CIRCUITO ALIMENTADO POR UN CONDENSADOR. AMBOS METODOS PROPUESTOS REQUOEREN UN INTERRUPTOR PARA LA ALIMENTACION DEL CUT CON UNAS CARACTERISTICAS ESPECIALES. POR ELLO, SE HA DISEÑADO UN NUEVO TIPO DE INTERRUPTOR QUE CUMPLE CON LAS ESPECIFICACIONES DE BAJA RESISTENCIA EN ESTADO DE CONDUCCION Y BAJA INYECCION DE CARGA EN EL PASO DEL ESTADO DE NO CONDUCCION AL DE CONDUCCION. FINALMENTE, LOS METODOS PROPUESTOS SE HAN VALIDADO EXPERIMENTALMENTE AL SER IMPLEMENTADOS EN UNA MAQUINA DE TEST CONVENCIONAL VERIFICANDOSE SU EFECTIVIDAD EN LA DETECCION DE LOS DEFECTOS DE MULTIPLES CIRCUITOS INTEGRADOS.

Autor: SANCHIS KILDERS ESTEBAN .
Año: 1996.
Universidad: VALENCIA.
Centro de lectura: FISICA.
Centro de realización: DEPARTAMENTO: INFORMATICA Y ELECTRONICA PROGRAMA DE DOCTORADO: 240A.

Resumen: EL TRABAJO ESTA BASADO EN LA NECESIDAD ACTUAL DE CONSEGUIR UN USO MAS EFICIENTE DE LA RED ELECTRICA DE BAJA TENSION Y REDUCIR ADEMAS LA POLUCION DE ARMONICOS QUE SUFRE ACTUALMENTE UTILIZANDO UNA TOPOLOGIA DE TIPO BUCK. PARA SU ESTUDIO SE HA APLICADO EL CONTROL VECTORIAL, UTILIZADO EN EL AREA DE MAQUINAS ELECTRICAS Y CADA VEZ MAS POPULAR EN EL CONTROL DE RECTIFICADORES TRIFASICOS. LA TESIS PRESENTA UN MODELO DEL RECTIFICADOR SIMPLIFICADO E INDEPENDIENTE DEL TIEMPO, LO CUAL SIMPLIFICA SU CONTROL, QUE ES PARECIDO AL DEL CONVERTIDOR BUCK DC-DC. TAMBIEN SE HA ESTUDIADO COMO AFECTA LA UTILIZACION DE UN MODULADOR PWM CLASICO EN UN SISTEMA TRIFASICO. EL ESTUDIO TEORICO SE PLASMA EN EL DISEÑO DE UN PROTOTIPO CON INTRODUCCION DE SOLUCIONES PARTICULARES A LA CORRECCION DEL FACTOR DE DESPLAZAMIENTO. POR ULTIMO SE HA ESTUDIADO UNA NUEVA TECNICA DE CONMUTACION SUAVE QUE REDUCE DRASTICAMENTE LOS PICOS DE TENSION QUE SUFREN LOS INTERRUPTORES AL CONMUTAR LA CORRIENTE QUE POR ELLOS CIRCULA Y POR TANTO SUS PERDIDAS DE CONMUTACION.

Autor: SILVA MARTINEZ FERNANDO.
Año: 1996.
Universidad: POLITECNICA DE CATALUÑA.
Centro de lectura: INGENIEROS INDUSTRIALES.
Centro de realización: DEPARTAMENTO: ENGINYERIA ELECTRONICA PROGRAMA DE DOCTORADO: ENGINYERIA ELECTRONICA.

Resumen: LOS SISTEMAS DE CABLEADO, DEBIDO A SUS EMISIONES ELECTROMAGNETICAS, PUEDEN PRODUCIR PROBLEMAS DE COMPATIBILIDAD ELECTROMAGNETICA CON EQUIPOS SENSIBLES SITUADOS EN SUS PROXIMIDADES. LAS EMISIONES RADIADAS EN LOS SISTEMAS DE CABLEADO DIFERENCIALES SE DEBEN, PRINCIPALMENTE, A LAS CORRIENTES EN MODO COMUN. LA SIMULACION DE EMISIONES RADIADAS CON PROGRAMAS DE CALCULO DE CAMPOS ELECTROMAGNETICOS HA RESULTADO SER MUY COSTOSA DEBIDO AL DESCONOCIMIENTO DE LOS CAMINOS QUE SIGUE LA CORRIENTE EN MODO COMUN. LA MEDIDA DE CAMPOS ELECTROMAGNETICOS EN SISTEMAS DE CABLEADO PRESENTA NUMEROSOS PROBLEMAS DEBIDO A LA SITUACION DE CAMPO CERCANO. SE HA DESARROLLADO EL METODO DE DISEÑO DE UNA ANTENA PARA LA MEDIDA SIMULTANEA DE CAMPO ELECTRICO Y MAGNETICO PROXIMOS. UN PROTOTIPO DE ESTA ANTENA SE HA UTILIZADO PARA EVALUAR METODOS DE CALIBRACION DE SONDAS EN CAMPO CERCANO Y SE HA APLICADO A LA MEDIDA EN SISTEMAS REALES DE CABLEADO DIFERENCIAL. EL CONOCIMIENTO DE LAS FUENTES DE EMISION EN LOS SISTEMAS DE CABLEADO HA PERMITIDO DEFINIR UN NUEVO CABLE BASADO EN TRES CONDUCTORES QUE REDUCE LAS EMISIONES RADIADAS EN SISTEMAS DIFERENCIALES. LA ANTENA DE CAMPO PROXIMO CONSTRUIDA SE HA UTILIZADO PARA COMPROBAR ESTA REDUCCION DE LAS EMISIONES ELECTROMAGNETICAS GENERADAS.

Autor: VARGAS DRECHSLER MANUEL.
Año: 1996.
Universidad: POLITECNICA DE CATALUÑA.
Centro de lectura: INGENIEROS INDUSTRIALES.
Centro de realización: DEPARTAMENTO: INGENIERIA ELECTRONICA PROGRAMA DE DOCTORADO: INGENIERIA ELECTRONICA .

Resumen: EN EL ELECTROCARDIOGRAMA HAY UNA SERIE DE ONDAS DE PEQUEÑA AMPLITUD Y ALTA FRECUENCIA, LOS DENOMINADOS MICROPOTENCIALES CARDIACOS, QUE NO SE DETECTAN MEDIANTE LA ELECTROCARDIOGRAFIA ESTANDAR. ENTRE ESTOS MICROPOTENCIALES CABEN DESTACAR LOS DENOMINADOS POTENCIALES VENTRICULARES TARDIOS, DE GRAN INTERES CLINICO, PUES CONSTITUYEN UN INDICADOR DE RIESGO DE SUFRIR UNA ARRITMIA VENTRICULAR EN PACIENTES QUE HAN SUFRIDO UN INFARTO DE MIOCARDIO. EL OBJETIVO PRINCIPAL DE LA TESIS ES EL ANALISIS Y LA REDUCCION DEL RUIDO EN LA ELECTROCARDIOGRAFIA DE ALTA RESOLUCION CON EL PROPOSITO DE MEJORAR LA DETECCION DE LOS POTENCIALES VENTRICULARES TARDIOS. LA HIPOTESIS ES QUE UN CUIDADOSO ANALISIS DEL RUIDO Y DE LAS TECNICAS EMPLEADAS ACTUALMENTE PARA SU REDUCCION PERMITIRA PROPONER MEJORAS A DICHAS TECNICAS. TAMBIEN SE HA ANALIZADO Y SE HAN PROPUESTO TECNICAS DE REDUCCION DEL RUIDO ELECTRONICO DEL SISTEMA DE ADQUISICION, DEMOSTRANDO QUE RESISTENCIAS DE VALOR MAS ELEVADO NO INTRODUCEN NECESARIAMENTE MAS RUIDO.

Autor: BLANCO VIEJO CECILIO.
Año: 1995.
Universidad: OVIEDO.
Centro de lectura: INGENIEROS INDUSTRIALES.
Centro de realización: DEPARTAMENTO: INGENIERIA ELECTRICA, ELECTRONICA, DE COMPUTADORES Y SIST. PROGRAMA DE DOCTORADO: CONTROL Y AUTOMATIZACION DE PROCESOS INDUSTRIALES.

Resumen: EN ESTE TRABAJO SE REALIZA EN PRIMER LUGAR UNA RECOPILACION BIBLIOGRAFICA SOBRE EL COMPORTAMIENTO DE LAS LAMPARAS FLUORESCENTES Y LAS TECNICAS DE CORRECCION DEL FACTOR DE POTENCIA. A CONTINUACION SE DESARROLLAN MODELOS EMPIRICOS MATEMATICOS QUE CARACTERIZAN EL COMPORTAMIENTO ELECTRICO A ALTA FRECUENCIA DE LAS LAMPARAS FLUORESCENTES. SE REALIZA TAMBIEN UN ESTUDIO SOMERO DE LAS POSIBILIDADES DE ALIMENTACION DE LAS LAMPARAS. CON TODO ESTO SE SELECCIONA UNA TOPOLOGIA DE UNA SOLA ETAPA PARA ALIMENTAR LAS LAMPARAS Y CORREGIR EL FACTOR DE POTENCIA. SE ANALIZA EXHAUSTIVAMENTE ESTA ETAPA Y SE GENERAN ABACOS Y UN METODO DE DISEÑO. FINALMENTE SE COMPRUEBA EXPERIMENTALMENTE EL ESTUDIO TEORICO, OBTENIENDO CONCLUSIONES Y SUGIRIENDO FUTUROS TRABAJOS.

Autor: FERNANDEZ CHIMENO MIREYA.
Año: 1995.
Universidad: POLITECNICA DE CATALUÑA.
Centro de lectura: INGENIEROS INDUSTRIALES .
Centro de realización: DEPARTAMENTO: INGENIERIA ELECTRONICA PROGRAMA DE DOCTORADO: INGENIERIA ELECTRONICA .

Resumen: PARA LA DETECCION NO INVASIVA DE LA SEÑAL DEL HAZ DE HIS LATIDO A LATIDO, ES NECESARIO QUE EL NIVEL DE RUIDO E INTERFERENCIAS PRESENTES EN EL REGISTRO SEA EXTREMADAMENTE BAJO. EL ESTUDIO DEL ENTORNO DE MEDIDA DONDE SE REALIZAN LOS REGISTROS Y LA CLASIFICACION DE LAS FUENTES DE RUIDO Y INTERFERENCIA, ASI COMO EL ESTUDIO DE SU INFLUENCIA EN EL REGISTRO, PERMITE DESARROLLAR TECNICAS DE REDUCCION DE RUIDO E INTERFERENCIAS QUE FACILITAN LA DETECCION VISUAL DE DICHA SEÑAL. LAS TECNICAS DE REDUCCION DE RUIDO E INTERFERENCIAS PROPUESTAS SON: LA RELAJACION DEL PACIENTE, LA UTILIZACION DE LAS DERIVACIONES CON LA MAYOR RELACION SEÑAL A RUIDO, EL USO DE ELECTRODOS APANTALLADOS Y ACTIVOS, EL APANTALLAMIENTO DEL PACIENTE MEDIANTE UNA TELA CONDUCTORA, EL FILTRADO ADAPTATIVO Y EL PROMEDIADO ESPACIAL DE SEÑAL. LA APLICACION DE ESTAS TECNICAS HA PERMITIDO DETECTAR DE LA SEÑAL DE HIS EN UN PORCENTAJE ELEVADO DE LOS CASOS ESTUDIADOS. LA SEÑAL DETECTADA EN LA SUPERFICIE DEL CUERPO NO PUEDE COMPETIR CON LAS OBTENIDAS MEDIANTE REGISTROS INTRACAVITARIOS, DEBIDO A SU MENOR AMPLITUD Y A QUE NO SE CONSIGUE LA DETECCION EN EL 100% DE LOS CASOS. NO OBSTANTE, EL BAJO COSTE DEL EQUIPO DISEÑADO Y LA SIMPLICIDAD DE LAS TECNICAS DE PROCESADO DE SEÑAL APLICADAS HACEN QUE LA DETECCION SUPERFICIAL DE LA SEÑAL PUEDA SER VALIDA COMO UNA PRUBA DIAGNOSTICA EXTRAHOSPITALARIA.

Autor: RIESGO ALCAIDE TERESA.
Año: 1995.
Universidad: POLITECNICA DE MADRID.
Centro de lectura: INGENIEROS INDUSTRIALES.
Centro de realización: DEPARTAMENTO: AUTOMATICA, INGENIERIA ELECTRONICA E INFORMATICA INDUSTRIAL PROGRAMA DE DOCTORADO: INGENIERIA ELECTRONICA EN TECNICAS DIGITALES.

Resumen: ESTA TESIS DOCTORAL SE ENMARCA DENTRO DE LAS TECNICAS DE DISEÑO DE CIRCUITOS INTEGRADOS, BASADAS EN LA UTILIZACION DE LENGUAJES DE DESCRIPCION HARDWARE Y SINTESIS AUTOMATICA. ESTAS METODOLOGIAS DE DISEÑO (DENOMINADAS TOP-DOWN) HAN PERMITIDO EL DESARROLLO DE CIRCUITOS MUY COMPLEJOS EN TIEMPOS DE DISEÑO CORTOS. EXISTEN, SIN EMBARGO, ALGUNOS PUNTOS POR DESARROLLAR EN ESTOS ENTORNOS, ESPECIALMENTE EN LAS TAREAS RELACIONADAS CON EL TEST Y LA VALIDACION FUNCIONAL. EN ESTA TESIS SE PROPONE UN METODO DE ESTIMACION DE LA COBERTURA DE FALLOS DESDE DESCRIPCIONES VHDL PREVIAS A LA SINTESIS DEL CIRCUITO. CON ELLO SE PERMITE QUE EL DISEÑADOR PUEDA ACOPLAR LAS TAREAS DE DISEÑO DEL CIRCUITO Y DESARROLLO DEL TEST EN LA FASE DE DISEÑO DE LA ARQUITECTURA Y NO POSPONER ESTE ULTIMO A LA FASE DE DISEÑO LOGICO. EL METODO PROPUESTO SE BASA EN UN MODELO DE FALLO PARA DESCRIPCIONES VHDL SINTETIZABLES, DEFINIDO DE FORMA QUE REPRESENTE FIELMENTE LOS FALLOS DE NIVEL LOGICO. ESTE MODELO DE FALLO SE HA EVALUADO CON UN CONJUNTO DE EJEMPLOS, CON LOS QUE SE HA ESTUDIADO LA INFLUENCIA DE LA SINTESIS DEL CIRCUITO, Y SE HAN CUANTIFICADO LOS ERRORES COMETIDOS EN LA ESTIMACION. LOS RESULTADOS MUESTRAN LA VALIDEZ DEL METODO Y SUS LIMITACIONES, ESPECIALMENTE EN AQUELLOS CIRCUITOS QUE CONTIENEN GRANDES BLOQUES DE LOGICA COMBINACIONAL. EN LOS ASPECTOS RELACIONADOS CON LA VALIDACION FUNCIONAL, SE PROPONE UN METODO PARA MEDIR LA CALIDAD DE LOS PROCESOS DE VALIDACION BASADOS EN SIMULACION. CON EL METODO PROPUESTO, SE PUEDE OBTENER UNA MEDIDA OBJETIVA Y PRECISA DE LA CALIDAD ASI COMO UNA INDICACION DE LA NECESIDAD DE COMPLETAR EL PROCESO DE VALIDACION. EL METODO SE BASA EN UN MODELO DE ERROR, DEFINIDO COMO PERTURBACION DEL CODIGO VHDL QUE REPRESENTA EL DISEÑO, Y LA MEDIDA DE CALIDAD SE DENOMINA COBERTURA DE ERROR. CON UN CONJUNTO DE EJEMPLOS SE HA DEMOSTRADO LA VIABILIDAD DEL METODO, DESARROLLANDOSE UN SIMULADOR DE ERRORES. SE HA COMPROBADO QUE UN CONJUNTO DE VECTORES DE SIMULACION ADECUADO PARA UN CIRCUITO (QUE COMPRUEBAN SU FUNCIONALIDAD) OBTENIA UNA ALTA COBERTURA DE ERROR, MIENTRAS QUE CONJUNTOS DE VECTORES DE MENOR CALIDAD, RESULTABAN EN UN REDUCCION SIGNIFICATIVA DE LA COBERTURA. ADEMAS, EL ANALISIS DE LOS RESULTADOS, ORIENTA AL DISEÑADOR EN EL DESARROLLO DE NUEVOS VECTORES DE SIMULACION. ESTA TESIS DOCTORAL ABRE UN CONJUNTO DE LINEAS DE TRABAJO RELACIONADAS CON EL TEST Y LA VALIDACION FUNCIONAL EN METODOLOGIA TOP-DOWN. DESDE EL DESARROLLO DE HERRAMIENTAS DE SIMULACION DE FALLOS Y ERRORES PARA DESCRIPCIONES VHDL, HASTA LA POSIBILIDAD DE DESARROLLAR ALGORITMOS DE GENERACION AUTOMATICA DE VECTORES DE TEST BASADOS EN EL MODELO DE FALLO PROPUESTO.

Autor: RODRIGUEZ ANDINA JUAN JOSE.
Año: 1995.
Universidad: VIGO.
Centro de lectura: INGENIEROS INDUSTRIALES.
Centro de realización: DEPARTAMENTO: TECNOLOGIA ELECTRONICA PROGRAMA DE DOCTORADO: INGENIERIA ELECTRONICA.

Resumen: EL AUMENTO DE LA CAPACIDAD Y LA DISMINUCION DEL COSTE DE LOS SISTEMAS ELECTRONICOS, DEBIDOS AL VERTIGINOSO DESARROLLO DE LA MICROELECTRONICA, PROVOCAN SU UTILIZACION CADA VEZ MAYOR EN NUMEROSOS PRODUCTOS Y PROCESOS INDUSTRIALES, EN MUCHOS DE LOS CUALES ES IMPRESCINDIBLE EVITAR LOS EFECTOS NEGATIVOS DE UN MAL FUNCIONAMIENTO DE AQUELLOS. AL MISMO TIEMPO, ESTOS FACTORES HAN PERMITIDO LA UTILIZACION DE TECNICAS DE ELEVACION DE LA GARANTIA DE FUNCIONAMIENTO IMPOSIBLES DE APLICAR ANTERIORMENTE POR RAZONES ECONOMICAS Y/O TECNOLOGICAS. POR OTRA PARTE, LA APARICION DE NUEVAS TECNOLOGIAS Y NUEVAS ARQUITECTURAS DE SISTEMAS ELECTRONICOS HACE NECESARIA LA ADAPTACION A ELLAS DE LAS TECNICAS (TANTO DE DISEÑO COMO DE ELEVACION DE LA GARANTIA DE FUNCIONAMIENTO) YA EXISTENTES O EL DESARROLLO DE NUEVAS SOLUCIONES MAS ADECUADAS. ENTRE LAS NUEVAS ARQUITECTURAS DESTACAN LOS CIRCUITOS DIGITALES CONFIGURABLES, QUE CONSTITUYEN UNA DE LAS SOLUCIONES UTILIZADAS ACTUALMENTE PARA LA REALIZACION DE PROTOTIPOS DE SISTEMAS ELECTRONICOS DIGITALES, E INCLUSO PARA LA REALIZACION DE LOS EQUIPOS DEFINITIVOS, EN EL CASO DE VOLUMENES DE FABRICACION MEDIOS O BAJOS. TENIENDO EN CUENTA AMBAS CUESTIONES, EN ESTA TESIS SE REALIZA UN ESTUDIO DE LOS SISTEMAS ELECTRONICOS DE ELEVADA GARANTIA DE FUNCIONAMIENTO Y DE LOS MECANISMOS DE DETECCION CONCURRENTE DE ERRORES. A PARTIR DE ESTOS ESTUDIOS SE DESARROLLAN, DESDE UN PUNTO DE VISTATANTO TEORICO COMO PRACTICO, METODOS SISTEMATICOS DE DISEÑO DE SISTEMAS ELECTRONICOS DIGITALES SEGUROS ANTE AVERIAS, PARA SU REALIZACION MEDIANTE CIRCUITOS DIGITALES CONFIGURABLES.

Autor: SALVADOR CARRASCO LUIS DE.
Año: 1995.
Universidad: POLITECNICA DE MADRID.
Centro de lectura: INFORMATICA.
Centro de realización: DEPARTAMENTO: TECNOLOGIA FOTONICA PROGRAMA DE DOCTORADO: TECNOLOGIAS OPTICAS PARA TRATAMIENTO DE LA INFORMACION .

Resumen: EN LA PRESENTE TESIS SE PRESENTA UN MODELO CONCEPTUAL DE PROCESADOR DE INFORMACION BORROSA Y SE EXPONE EL DISEÑO DE UNA ARQUITECTURA DE ALTAS PRESTACIONES BASADA EN EL ANTERIOR MODELO, ORIENTADA A LA EJECUCION DE INFERENCIAS Y A SU IMPLEMENTACION EN CIRCUITOS INTEGRADOS DE APLICACION ESPECIFICA.

Autor: BURDIO PINILLA JOSE MIGUEL.
Año: 1994.
Universidad: ZARAGOZA.
Centro de lectura: CENTRO POLITECNICO SUPERIOR.
Centro de realización: DEPARTAMENTO: INGENIERIA ELECTRICA, ELECTRONICA Y COMUNICACIONES PROGRAMA DE DOCTORADO: INGENIERIA ELECTRONICA.

Resumen: ESTA TESIS PRESENTA UN MODELO DINAMICO NO LINEAL EN EL ESPACIO DE ESTADOS PARA CUALQUIER CIRCUITO CONMUTADO, COMPUESTO POR CONMUTADORES (EXTERNA O INTERNAMENTE CONTROLADOS), ELEMENTOS RLC Y FUENTES DE ENERGIA. LA FORMULACION ES VALIDA PARA TODAS LAS CONDICIONES DE FUNCIONAMIENTO Y CONTROL DEL CIRCUITO, NO PRECISANDO CONOCIMIENTO PREVIO DE LOS MODOS DE OPERACION. POR TANTO, EL MODELO ES GENERAL CONSIDERANDO A LOS DISPOSITIVOS SEMICONDUCTORES CONMUTADORES IDEALES, LOS CUALES SON TRATADOS COMO SISTEMAS DINAMICOS DISCRETOS. EN CONSECUENCIA, EL MODELO DESARROLLADO PUEDE SER PLANTEADO EN DOS VERSIONES, UNA HIBRIDA (CONTINUA-DISCRETA) Y OTRA TOTALMENTE DISCRETA. LOS DISPOSITIVOS SEMICONDUCTORES USUALES, UTILIZADOS COMO CONMUTADORES, SON MODELADOS CON OBJETO DE SER INCLUIDOS EN EL MODELO GENERICO GLOBAL. AUNQUE SU VALIDEZ ES GENERAL, EL MODELO PROPUESTO SE ORIENTA FUNDAMENTALMENTE A LOS CONVERTIDORES CONMUTADOS EN ELECTRONICA DE POTENCIA. ESTE MODELO SE PARTICULARIZA A LOS CONVERTIDORES CONMUTADOS MAS COMUNES Y SE DERIVAN DEL MISMO DIFERENTES TECNICAS DE MODELADO EXISTENTES PARA CONVERTIDORES ELECTRONICOS. EL MODELO SE APLICA AL ANALISIS SIMBOLICO Y A LA SIMULACION POR COMPUTADOR EN EL DOMINIO DEL TIEMPO. SE PRESENTAN VARIOS EJEMPLOS DE ANALISIS Y SIMULACION, CUYOS RESULTADOS SON COMPARADOS Y VERIFICADOS CON OTROS SIMULADORES. CON BASE EN EL MODELO PROPUESTO, SE DESARROLLA UN METODO DE SINTESIS PARA GENERAR TOPOLOGIAS A PARTIR DE LOS ATRIBUTOS DESEADOS. COMO RESULTADO, SE OBTIENE UN NUEVO INVERSOR SENOIDAL RESONANTE, QUE ES DISEÑADO Y MONTADO. LOS RESULTADOS EXPERIMENTALES OBTENIDOS COINCIDEN CON LAS PREDICCIONES TEORICAS DE NUESTRO MODELO.

Autor: COBOS MARQUEZ JOSE ANTONIO.
Año: 1994.
Universidad: POLITECNICA DE MADRID.
Centro de lectura: INGENIEROS INDUSTRIALES.
Centro de realización: DEPARTAMENTO: AUTOMATICA, INGENIERIA ELECTRONICA E INFORMATICA INDUSTRIAL PROGRAMA DE DOCTORADO: ELECTRONICA INDUSTRIAL.

Resumen: EN ESTE TRABAJO SE ANALIZAN DE FORMA SISTEMATICA DIFERENTES PROPUESTAS ORIGINALES ORIENTADAS A AUMENTAR LA DENSIDAD DE POTENCIA EN CONVERTIDORES CC/CC DE BAJA TENSION DE SALIDA (FUNDAMENTALMENTE 3,3V), ESPECIALMENTE UTILES COMO CONVERTIDORES DE TARJETA EN SISTEMAS DE ALIMENTACION DISTRIBUIDA, PERO TAMBIEN APLICABLES EN CUALQUIER SISTEMA DE ALIMENTACION. LAS PRINCIPALES APORTACIONES CONSISTEN, POR UN LADO, EN LA PROPUESTA Y ANALISIS DE TECNICAS DE RECTIFICACION SINCRONA AUTOEXCITADA EN LAS SIGUIENTES TOPOLOGIAS: . FORWARD ZVS-MRC . FORWARD CON ENCLAVAMIENTO ACTIVO . FORWARD CON RED DE DESMAGNETIZACION RCD . FORWARD CON DESMAGNETIZACION RESONANTE POR OTRA PARTE, SE HAN PROPUESTO DE FORMA ORIGINAL EN ESTE TRABAJO DOS CONFIGURACIONES ESPECIFICAS PARA AUMENTAR EL RENDIMIENTO EN CONVERTIDORES CC/CC DE BAJA TENSION DE SALIDA (3,3V), QUE SON: . ETAPA INVERSORA OPTIMIZADA PARA RSA CON PRE-REGULADOR . MEDIO PUENTE CON CONTROL COMPLEMENTARIO Y RSA EL CONJUNTO DE SOLUCIONES PROPUESTAS Y ANALIZADAS DE FORMA ORIGINAL CONSTITUYE UN AMPLIO ABANICO DE OPCIONES PARA EL DISEÑO DE CONVERTIDORES CC/CC DE BAJA TENSION DE SALIDA (3,3V), EN LOS QUE SE AUMENTA EL RENDIMIENTO DE LA CONVERSION APROXIMADAMENTE EN 3+4 PUNTOS PORCENTUALES RESPECTO A LA RECTIFICACION CON DIODOS.

Autor: ENTRENA ARRONTES LUIS ALFONSO.
Año: 1994.
Universidad: POLITECNICA DE MADRID.
Centro de lectura: INGENIEROS INDUSTRIALES.
Centro de realización: DEPARTAMENTO: AUTOMATICA, INGENIERIA ELECTRONICA E INF. INDUSTRIAL PROGRAMA DE DOCTORADO: INGENIERIA ELECTRONICA EN TECNICAS DIGITALES.

Resumen: ESTA TESIS SE ENMARCA EN EL AMBITO DE LA SINTESIS LOGICA Y, MAS CONCRETAMENTE, EN LA OPTIMIZACION DE CIRCUITOS DIGITALES COMBINACIONALES Y SECUENCIALES SINCRONOS. LOS METODOS DE OPTIMIZACION DESARROLLADOS SE BASAN EN EL CONCEPTO DE REDUNDANCIA, DANDO PIE A LA UTILIZACION DE ALGORITMOS DE GENERACION DE VECTORES DE TEST PARA LA OPTIMIZACION LOGICA. UTILIZANDO ESTE CONCEPTO SE HAN DESARROLLADO NUEVOS ALGORITMOS DE OPTIMIZACION MEDIANTE ADICION Y ELIMINACION ITERATIVA DE REDUNDANCIAS LOGICAS. LOS RESULTADOS EXPERIMENTALES OBTENIDOS CON ESTOS NUEVOS ALGORITMOS SUPERAN LOS OBTENIDOS MEDIANTE OTRAS TECNICAS Y PERMITEN LA OPTIMIZACION DE CIRCUITOS MAS GRANDES Y CIRCUITOS SECUENCIALES SINCRONOS SIN NINGUNA RESTRICCION EN SU ESTRUCTURA. ASIMISMO, ESTOS ALGORITMOS SON APLICABLES TANTO A LA OPTIMIZACION EN AREA COMO EN TIEMPO DE LOS CIRCUITOS DIGITALES.

Autor: ISERN RIUTORT EUGENIO MIGUEL.
Año: 1994.
Universidad: POLITECNICA DE CATALUÑA.
Centro de lectura: INGENIEROS INDUSTRIALES .
Centro de realización: DEPARTAMENTO: ENGINYERIA ELECTRONICA PROGRAMA DE DOCTORADO: ENGINYERIA ELECTRONICA .

Resumen: EN LA TESIS SE ESTUDIA LA TESTABILIDAD DE LOS FALLOS PUENTE MEDIANTE TEST IDDQ Y LA GENERACION DE CONJUNTOS DE TEST DE ALTA CALIDAD PARA DETECTAR ESTE TIPO DE FALLO.EL TEST IDDQ, BASADO EN LA MONITORIZACION DE LA CORRIENTE DE CONSUMO, ES UNA METODOLOGIA MAS ADECUADA PARA LA DETECCION DE PUENTES QUE EL TEST LOGICO TRADICIONAL. EN EL TRABAJO SE ANALIZA LA TESTABILIDAD DE LOS PUENTES CUANDO SE UTILIZA EL TEST IDDQ. SE PROPONEN ESTRATEGIAS PARA LA IDENTIFICACION DE LOS PUENTES INDETECTABLES EN CIRCUITOS COMBINACIONALES Y SECUENCIALES, BASADAS EN LA UTILIZACION DE GRAFOS OBDDS Y LA APLICACION DE LA TEORIA CLASICA DE MAQUINAS DE ESTADOS FINITOS. SE PROPONE UNA ESTRATEGIA DE GENERACION DE VECTORS DE TEST IDDQ DETERMINISTAS PARA DETECTAR FALLOS PUENTE, INTERNOS Y EXTERNOS, EN CIRCUITOS DIGITALES CMOS, LLAMADA CUTEGENS. MEDIANTE ESTA ESTRATEGIA SE GENERAN PRIMERO VECTORES PARA EL TEST DE LOS PUENTES INTERNOS, MIENTRAS QUE LOS EXTREMOS NO DETECTADOS OO ESTOS VECTORES SE CONSIDERAN EN UNA SEGUNDA FASE. POSTERIORMENTE SE REALIZA UN PROCESO DE COMPACTACION DE LOS VECTORES DE TEST. EL PROBLEMA DE LA GENERACION DE VECTORES PARA DETECTAR PUENTES SE TRADUCE A UN PROBLEMA DE GENERACION DE TEST PARA FALLOS STUCK-AT MEDIANTE LA UTILIZACION DE LOGICA AUXILIAR.

Autor: LOPEZ FELICIANO JOSE FRANCISCO.
Año: 1994.
Universidad: LAS PALMAS DE GRAN CANARIA.
Centro de lectura: INGENIEROS DE TELECOMUNICACION .
Centro de realización: DEPARTAMENTO: ELECTRONICA Y TELECOMUNICACION PROGRAMA DE DOCTORADO: INGENIERIA ELECTRONICA.

Resumen: A PARTIR DE LA LLEGADA, A PRINCIPIOS DE LOS AÑOS 60S, DE LOS CIRCUITOS INTEGRADOS MONOLITICOS EN SILICIO, HA HABIDO UN CONSTANTE TRABAJO DIRIGIDO HACIA LA CONSECUCION DE CIRCUITOS CON MAYOR FRECUENCIA DE FUNCIONAMIENTO Y MAYOR COMPLEJIDAD. SIN EMBARGO, FUE A PARTIR DE LOS AÑOS 70S, Y DEFINITIVAMENTE DESPUES DE 1974, CUANDO LOS COMPUESTOS III-V, Y MAS PARTICULARMENTE EL ARSENIURO DE GALIO (GAAS), MOSTRARON QUE ERAN POSIBLES PRODUCCIONES DE CIRCUITOS INTEGRADOS CON MEJORES PRESTACIONES QUE SUS ANALOGOS EN SILICIO. EN EL CASO PARTICULAR DE MEMORIAS DIGITALES, EL PARAMETRO VELOCIDAD ES DE VITAL IMPORTANCIA TENIENDO EN CUENTA QUE EL EXITO DE UN COMPUTADOR DE ALTAS PRESTACIONES DEPENDE EN GRAN MEDIDA DE LA RAPIDEZ CON QUE LOS DATOS SON OBTENIDOS O ENVIADOS A LA MEMORIA. EL OBJETIVO PRINCIPAL DE ESTA TESIS ES EL APORTAR SOLUCIONES A LOS PROBLEMAS PRINCIPALES CON LOS QUE NOS ENCONTRAMOS EN TECNOLOGIA GAAS A LA HORA DE IMPLEMENTAR LA MATRIZ DE PROGRAMACION DE MEMORIAS ROM CON CAPACIDAD DE ALMACENAMIENTO SUFICIENTE COMO PARA SER INCORPORADAS A SISTEMAS DE ALTA VELOCIDAD. BASICAMENTE, ESTA CAPACIDAD VIENE FUERTEMENTE INFLUENCIADA POR LAS CORRIENTES DE FUGA PRODUCIDAS EN LOS DISPOSITIVO MESFETS, ENTRE 5 Y 6 VECES SUPERIORES QUE EN LOS MOSFETS, SUS BAJOS MARGENES DE RUIDO Y SU VARIACION CON LA TEMPERATURA. ESTOS TRES PARAMETROS SE HALLAN INTIMAMENTE RELACIONADOS CON EL AUMENTO DE LA CAPACIDAD DE ALMACENAMIENTO EN EL SENTIDO DE QUE PARA PRODUCIR UN INCREMENTO DE LA MISMA, ES NECESARIO IMPLEMENTAR PUERTAS LOGICAS DE ALTO FAN-IN, LO CUAL HACE AUMENTAR DE FORMA PROPORCIONAL LAS CORRIENTES DE FUGA, INFLUENCIADAS A SU VEZ POR LA TEMPERATURA. COMO RESULTADO SE PRODUCE UNA DEGRADACION DE LOS NIVELES LOGICOS QUE PUEDE PRODUCIR MALFUNCIONAMIENTO EN NUESTRA MEMORIA. PROPONEMOS DOS METODOS PARA SOLVENTAR ESTOS PROBLEMAS: UNO BASADO EN UNA NUEVA ESTRATEGIA DE DIMENSIONADO, LA CUAL "SUAVIZA" LA DEGRADACION DE LOS NIVELES LOGICOS; EL OTRO, BASADO EN UNA SOLUCION DE TIPO CIRCUITAL, ANULANDO PRACTICAMENTE LAS CORRIENTES DE FUGA PRODUCIDAS. AMBOS METODOS SERAN UTILIZADOS EN LA IMPLEMENTACION DE DOS MEMORIAS ROM DE VALIDACION, LAS CUALES SERAN EMPLEADAS COMO BLOQUE INTEGRADO EN UN SINTETIZADOR DIGITAL DIRECTO (DDS) Y EN UN PROCESADOR CORDIC PARA EVALUACION DE LA TRANSFORMADA RAPIDA COMPLEJA DE FOURIER (CFFT).

Autor: MORENO AROSTEGUI JUAN MANUEL.
Año: 1994.
Universidad: POLITECNICA DE CATALUÑA.
Centro de lectura: INGENIEROS INDUSTRIALES.
Centro de realización: DEPARTAMENTO: INGENIERIA ELECTRONICA PROGRAMA DE DOCTORADO: INGENIERA ELECTRONICA .

Resumen: EL OBJETIVO DEL PRESENTE TRABAJO DE TESIS CONSISTE EN APORTAR SOLUCIONES PARA LA REALIZACION FISICA DE MODELOS DE REDES NEURONALES EVOLUTIVAS. EL TRABAJO SE HA ESTRUCTURADO EN TORNO A UNA METODOLOGIA DE DISEÑO QUE PERMITE ENCONTRAR LA REALIZACION FISICA MAS EFICIENTE PARA RESOLVER UN PROBLEMA CONCRETO. EN PRIMER LUGAR, SE HA LLEVADO A CABO UN ESTUDIO TEORICO SOBRE LOS DISTINTOS TIPOS DE MODELOS NEURONALES EVOLUTIVOS, CON EL FIN DE SELECCIONAR LOS MAS ADECUADOS PARA UNA REALIZACION HARDWARE. COMO CONSECUENCIA DE ESTE ESTUDIO TEORICO, SE HAN PROPUESTO TRES NUEVOS METODOS QUE SON CAPACES DE MEJORAR SIGNIFICATIVAMENTE EL COMPORTAMIENTO DE LOS MODELOS NEURONALES EVOLUTIVOS CONSIDERADOS. SE PRESENTA UN PROCESO SISTEMATICO CAPAZ DE SELECCIONAR LA ARQUITECTURA GENERICA MAS ADECUADA PARA REALIZAR EL FLUJO DE DATOS REQUERIDO POR EL MODELO CONSIDERADO. FINALMENTE, SE HA PROPUESTO UNA ARQUITECTURA MIXTA ANALOGICO-DIGITAL QUE ES CAPAZ DE REALIZAR DE FORMA EFICIENTE UN AMPLIO ESPECTRO DE MODELOS NEURONALES EVOLUTIVOS. SE HAN PROPUESTO TAMBIEN SOLUCIONES PRACTICAS PARA LA REALIZACION DE BLOQUES FUNCIONALES BASICOS QUE COMPONEN ESTA ARQUITECTURA.

Autor: SOTO CAMPOS ENRIQUE.
Año: 1994.
Universidad: VIGO.
Centro de lectura: INGENIEROS DE TELECOMUNICACION.
Centro de realización: DEPARTAMENTO: TECNOLOGIA ELECTRONICA. PROGRAMA DE DOCTORADO: INGENIERIA ELECTRONICA..

Resumen: EL PROCESO DE LA MICROELECTRONICA HA PROPULSADO EL DESARROLLO DE NUEVOS METODOS DE DISEÑO QUE FACILITAN LA DOCUMENTACION DE UN PROYECTO, EL TRABAJO EN EQUIPO Y TODO LO RELACIONADO CON LA CONEXION CON HERRAMIENTAS DE DISEÑO ASISTIDO POR COMPUTADOR (CAD). ESTOS METODOS SE BASAN EN LOS LENGUAJES DE DESCRIPCION HARDWARE. EL OBJETIVO DE ESTA TESIS ES LA OBTENCION DE METODOS SISTEMATICOS PARA LA REALIZACION DE CONTROLADORES LOGICOS SINCRONOS MEDIANTE EL LENGUAJE ESTANDAR IEEE 1076-1993 VHDL. SIGUIENDO LOS PASOS DEL METODO DE DISEÑO "TOP-DOWN" (ARRIBA-ABAJO), SE EXPONE PRIMERAMENTE LA FORMA DE MODELAR LOS CONTROLADORES LOGICOS MEDIANTE EL LENGUAJE DE DESCRIPCION HARDWARE VHDL TANTO A UN NIVEL DE DESCRIPCION ALGORITMICO COMO A NIVEL FUNCIONAL. A CONTINUACION SE LLEVA A CABO LA SINTESIS MEDIANTE HERRAMIENTAS CAD COMERCIALES, QUE A PARTIR DE LA DESCRIPCION VHDL FUNCIONAL PROPORCIONAN DIVERSAS REALIZACIONES DE CONTROLADORES LOGICOS EN CIRCUITO INTEGRADO. SE DESARROLLA ADEMAS UNA HERRAMIENTA CAD PARA COMPUTADOR PERSONAL (PC) QUE AUTOMATIZA LA SINTESIS DE CIRCUITOS INTEGRADOS A PARTIR DE UNA DESCRIPCION MEDIANTE REDES DE PETRI. ESTA HERRAMIENTA GENERA AUTOMATICAMENTE A PARTIR DE LAS REDES DE PETRI LAS DESCRIPCIONES VHDL A NIVEL FUNCIONAL. POR ULTIMO SE APUNTAN DIVERSAS LINEAS DE INVESTIGACION QUE ESTE TRABAJO GENERA.

Autor: ALLENDE RECIO MIGUEL ANGEL.
Año: 1993.
Universidad: CANTABRIA.
Centro de lectura: INGENIEROS INDUSTRIALES.
Centro de realización: DEPARTAMENTO: ELECTRONICA PROGRAMA DE DOCTORADO: ELECTRONICA.

Resumen: EL OBJETIVO DE ESTA TESIS ES EL DESARROLLO DE UNA HERRAMIENTA CAPAZ DE INCORPORAR DE FORMA AUTOMATICA UNA TECNICA OPTIMA DE DISEÑO PARA TEST EN CIRCUITOS DE ALTA COMPLEJIDAD SECUENCIAL, APLICANDO NUEVOS METODOS HEURISTICOS. ESTUDIADOS LOS METODOS DE DISEÑO PARA TEST, SE HA DETERMINADO UTILIZAR LA TECNICA DE SCAN PARCIAL, DEBIDO A SU BUEN FACTOR DE MEJORA DE CALIDAD. SIN EMBARGO, EN ESTE CASO, PARA PODER COMPLETAR EL PROCESO DE TEST SE NECESITA UTILIZAR HERRAMIENTAS DE GENERACION DE VECTORES DE TEST PARA CIRCUITOS SECUENCIALES. COMO CONSECUENCIA EN ESTA TESIS SE ABORDA TAMBIEN ESTE PROBLEMA ORIENTADO A CIRCUITOS CON SCAN PARCIAL. SE HA DESARROLLADO UNA HERRAMIENTA DE INSERCION DE SCAN PARCIAL EN CIRCUITOS ALTAMENTE SECUENCIALES UTILIZANDO PARA ELLO UN ESTUDIO DE LA ESTRUCTURA DEL CIRCUITO, QUE ORIGINA UNA MEDIDA DE LA COMPLEJIDAD DE GENERACION DE TEST, DE FORMA QUE LOS FLIP-FLOPS SELECCIONADOS PARA LA CADENA SCAN REDUCEN DE FORMA OPTIMA ESTA MEDIDA. ASIMISMO, SE UTILIZA ESTA MEDIDA DE COMPLEJIDAD PARA GUIAR EL PROCESO DE BUSQUEDA DEL ALGORITMO DE GENERACION DE VECTORES DE TEST PARA LOS CIRCUITOS CON SCAN PARCIAL.

Autor: LAGO FERREIRO ALFONSO.
Año: 1993.
Universidad: VIGO.
Centro de lectura: INGENIEROS INDUSTRIALES.
Centro de realización: DEPARTAMENTO: TECNOLOGIA ELECTRONICA PROGRAMA DE DOCTORADO: BIENIO 89-91.

Resumen: EL OBJETIVO DE ESTE TRABAJO ES OBTENER METODOS DE SINTESIS QUE PERMITAN MEJORAR EL RENDIMIENTO DE UN SISTEMA DE ALIMENTACION CONSTITUIDO POR VARIAS FUENTES CONMUTADAS QUE UTILIZAN CONVERTIDORES CC.CC BASICOS CONECTADAS EN PARALELO. SE REALIZA UN ANALISIS TANTO ESTATICO COMO DINAMICO DE LOS CONVERTIDORES CC.CC REPRESENTANDO SU RESPUESTA MEDIANTE SIMULACION DE LOS MISMOS A PARTIR DEL MODELO PROMEDIADO Y DEL MODELO CONMUTADO. SE ESTUDIAN ASPECTOS DE DISTRIBUCION DE CORRIENTE Y SINCRONIZACION DE LOS CONVERTIDORES, SE APORTA UN PROTOTIPO DEL SISTEMA Y SE HACEN SUGERENCIAS PARA POSTERIORES TRABAJOS.

Autor: LOPERA RONDA JUAN MANUEL.
Año: 1993.
Universidad: OVIEDO.
Centro de lectura: INGENIEROS INDUSTRIALES.
Centro de realización: DEPARTAMENTO: INGENIERIA ELECTRICA, ELECTRONICA, DE COMPUTADORES Y SISTEMA PROGRAMA DE DOCTORADO: "CONTROL Y AUTOMATIZACION DE PROCESOS INDUSTRIALES".

Resumen: EN EL PRESENTE TRABAJO SE ABORDA EL ESTUDIO DE LOS ELEMENTOS MAGNETICOS UTILIZADOS EN LOS CONVERTIDORES DE POTENCIA Y, EN PARTICULAR, AQUELLOS UTILIZADOS CUANDO EL CONVERTIDOR TRABAJA EN ALTA FRECUENCIA, YA QUE, EN ESTOS CASOS SE PRODUCEN UNA SERIE DE FENOMENOS QUE HACEN CRITICO EL DISEÑO DE DICHOS ELEMENTOS MAGNETICOS. POR ELLO, EL OBJETIVO DE LA PRESENTE TESIS DOCTORAL ES EL DESARROLLO DE METODOS QUE FACILITEN LA TAREA DE DISEÑO DE ELEMENTOS MAGNETICOS EN ALTA FRECUENCIA, DESDE DOS PUNTOS DE VISTA: - DESARROLLO DE MODELOS DE COMPORTAMIENTO QUE PERMITAN OBTENER A PARTIR DE LOS DATOS GEOMETRICOS DEL DISPOSITIVO SUS PARAMETROS ELECTRICOS. - DESARROLLO DE CRITERIOS DE DISEÑO QUE PERMITAN OBTENER LA GEOMETRIA MAS FAVORABLE A PARTIR DE LOS DATOS DE LA APLICACION. EN CONSECUENCIA, SE PASA A DESARROLLAR UNA NUEVA TECNICA DE MODELADO QUE PERMITE SUPERAR LAS RESTRICCIONES ENCONTRADAS EN LOS MODELOS ANTERIORMENTE MENCIONADOS, MOSTRANDO TANTO SU BASE TEORICA COMO LA FORMA EN QUE LOS MODELOS OBTENIDOS CON ESTA NUEVA TECNICA SON IMPLEMENTADAS EN LOS PROGRAMAS DE SIMULACION.

Autor: MARCOS ACEVEDO JORGE.
Año: 1993.
Universidad: VIGO.
Centro de lectura: INGENIEROS INDUSTRIALES.
Centro de realización: DEPARTAMENTO: TECNOLOGIA ELECTRONICA PROGRAMA DE DOCTORADO: INGENIERIA ELECTRICA, DE COMPUTADORES Y SISTEMAS, BIENIO 86-88.

Resumen: SE CENTRA EN LAS APLICACIONES INDUSTRIALES DE LOS AUTOMATAS PROGRAMABLES, EN INSTALACIONES DE RESPONSABILIDAD Y PROGRAMADOS POR INGENIEROS DE PROCESO Y EN GENERAL POR TECNICOS NO EXPERTOS EN TECNOLOGIAS DE LA INFORMACION. DE ACUERDO CON ESTA PROBLEMATICA LOS OBJETIVOS SON: 1) EL DESARROLLO DE METODOS SISTEMATICOS DE DISEÑO DE SISTEMAS ELECTRONICOS DE CONTROL, CON MICROAUTOMATAS Y MINIAUTOMATAS PROGRAMABLES, ORIENTADOS A LOS TECNICOS NO EXPERTOS EN ELECTRONICA E INFORMATICA. 2) EL DESARROLLO DE SISTEMAS DE CONTROL SEGUROS ANTE AVERIAS, MEDIANTE LA COMBINACION DE LOS METODOS ANTERIORES CON TECNICAS DE SEGURIDAD.