TECNICA MICROELECTRONICA

Autor: BARAZA CALVO JUAN CARLOS .
Año: 2003.
Universidad: POLITECNICA DE VALENCIA.
Centro de lectura: INFORMÁTICA.
Centro de realización: E.T.S. INFORMÁTICA APLICADA.

Resumen: En el diseño de sistemas informáticos (y en particular, de aquéllos en los que, por las características del servicio que prestan, un mal funcionamiento puede provocar pérdida de vidas humanas, perjuicio económico, suspensión de servicios primordiales, etc.), se establece como prioridad esencial conseguir que funcionen correctamente durante el mayor tiempo posible y con un elevado nivel de eficacia. Los sistemas que regulan servicios críticos disponen de unos mecanismos especiales que les proporcionan una cierta inmunidad a la ocurrencia de averías que puedan causar un cese o deterioro del servicio prestado. Por ello, se les denomina Sistemas Tolerantes a Fallos, o STF. Se define el concepto de Confiabilidad como un conjunto de funciones (o atributos) que permiten cuantificar la calidad del servicio prestado en cuanto a averías producidas, y en consecuencia, el grado de confianza que el usuario puede depositar en el sistema. Al desarrollar cualquier sistema tolerante a fallos es preciso validarlo, o lo que es lo mismo, cuantificar sus parámetros de Confiabilidad. Entre los numerosos métodos y técnicas existentes para validar sistemas tolerantes a fallos, esta tesis se ha centrado en un método de validación experimental: las técnicas de inyección de fallos basadas en la simulación de modelos en VHDL. Las principales ventajas de este conjunto de técnicas son que se pueden aplicar en la fase de diseño del sistema y que permiten acceder a cualquier elemento del modelo del sistemas. Por el contrario, presentan el inconveniente de que, sobre todo en modelos de sitemas complejos, la inyección de los fallos supone un elevado coste temporal. Sin embargo, sus importantes ventajas las hacen los suficientemente atractivas como para ser utilizadas al menos como técnica complementaria de otras más utilizadas por su bajo coste y sencilles de implementación, como SWIFI (software implemented fault injection). Un aspecto muy importante de las técnicas de inyección de fallos mediante simulación es la representatividad de los modelos de los fallos que se inyectan. En este sentido, se ha propuesto un amplio conjunto de modelos de fallos en los niveles lógico y RT, relacionados con los mecanismos físicos de los fallos en las nuevas tecnologías submicrónicas. Otro asunto relacionado con las técnicas de inyección en las que se centra esta tesis es su automatización e integración en una herramienta de inyección de fallos. De las diferentes variantes que existen, se ha enfatizado en tres: las basadas en órdenes del simulador, perturbadores y mutantes. Tradicionalmente, estas dos últimas han tenido serios problemas de automatización. En esta tesis se han propuesto sendos métodos de implementación y automatización. Con las premisas anteriores, se ha desarrollado VFIT (VHDL-bases Fault Injection Tool), una herramienta de inyección de fallos sobre modelos en VHDL para PC. VFIT es independiente del modelo, y capaz de implementar las tres técnicas elegidas, con un amplio abanico de modelos de fallos. La herramienta de inyección de fallos desarrollada se ha aplicado sobre diversos modelos en VHDL de sistemas, obteniendo resultados importantes en los campos de representatividad de los fallos, identificación de debilidades en los sistemas bajo estudio y su posterior corrección, así como de validación general de estos sistemas mediante predicción de fallos.

Autor: PORTI PUJAL MARC.
Año: 2002.
Universidad: AUTONOMA DE BARCELONA.
Centro de lectura: SUPERIOR DE INGENIERIA.
Centro de realización: ESCUELA DE DOCTORADO Y DE FORMACIÓN CONTINUADA.

Resumen: En esta tesis se ha utilizado la Microscopía de Fuerzas Atómicas (AFM) con punta conductora (C-AFM) con la finalidad de estudiar la ruptura dieléctrica (BD) de capas delgadas asociadas a la generación de defectos) a escala nanomérica, pues es la escala en la que estos fenómenos tienen lugar (se estima que la ruptura se desencadena en área de 10-13 -10-12 cm2). La elevada resolución del C-AFM (-10nm) permite analizar el evento BD con muchos más detalle que las técnicas de caracterización eléctrica estándar utilizadas hasta ahora. En cuanto a la etapa de pre-ruptura, se ha demostrado la capacidad de la técnica utilizada para evaluar los mecanismos físicos asociados a la degradación del óxido. En particular, se han observado fluctuaciones de corriente y conmutaciones entre estados de conductividad bien definida, que se han asociado a la captura/emisión de electrones en los defectos generados durante el estrés eléctrico, y que corresponden al ruido de pre-ruptura que precede al evento BD. También se ha demostrado la capacidad del C-AFM de obtener la característica I-V de dichos spots de pre-ruptura fluctuantes, lo cual permitirá analizar con más detalle el origen de la corriente de fugas que limita la fiabilidad de algunos dispositivos electrónicos como, por ejemplo, las memorias flash. También se ha analizado la ruptura propiamente dicha (cuando se induce con la punta del C-AFM) y el efecto del límite de corriente en el evento BD, pues recientemente se ha demostrado que los distintos modos de fallo que aparecen en óxidos muy delgados (ruptura suave, SBD; ruptura progresiva,, PBD; y corriente de fugas, SILC, menos severos que la ruptura fuerte, HBD), pueden no dar lugar al fallo del dispositivo o circuito del cual forman parte. En particular, se ha analizado la conductividad de post-ruptura, la propagación del evento BD y el daño estructural inducido en el óxido. Se ha demostrado que cuando el óxido se somete a estreses eléctricos limitados en corriente, éstos lo protegen de tal modo que dan lugar a una ruptura menos severa. Finalmente, también se ha demostrado que con C-AFM es posible localizar y analizar spots de ruptura inducidos en dispositivos microelectrónicos mediante las técnicas de caracterización estándar. Todos estos resultados demuestran la capacidad del C-AFM de analizar el efecto del límite de corriente en la ruptura dieléctrica y, al mismo tiempo, el impacto de la ruptura en la funcionalidad del dispositivo microelectrónico.

Autor: SALAVERRÍA GARNACHO ANGEL.
Año: 2002.
Universidad: PAIS VASCO.
Centro de lectura: INGENIEROS INDUSTRIALES.
Centro de realización: ESCUELA SUPERIOR DE INGENIEROS INDUSTRIALES DE BILBAO.

Resumen: Se propone en esta tesis una nueva tecnología para la enseñanza asistida por ordenador de la Electrónica Aplicada. Para ello, se ha llevado a cabo una revisión crítica de los actuales métodos de enseñanza, se han incorporado los mapas conceptuales a la nueva metodología y se ha realizado un estudio sobre los formatos y herramientas para la enseñanza mediante técnicas hipermedia. Como resultado, se han desarrollado un conjunto de herramientas propias y se propone un sistema integrado de enseñanza/aprendizaje de la Electrónica Analógica asistida por ordenador que comprende: un tutor hipermedia, simulación, un laboratorio real con adquisición de datos y un laboratorio virtual.

Autor: JORDÁN MARTÍNEZ JOSÉ FRANCISCO.
Año: 2002.
Universidad: VALENCIA.
Centro de lectura: FÍSICA.
Centro de realización: FACULTAD DE FÍSICAS.

Resumen: Se realiza dos estudios por separado, por una parte se estudia el generador serie y por otra el diodo intrínseco del mosfet. Del estudio del generador serie se obtienen las diferentes topologías de inversor en condiciones de cortocircuito. Del estudio el mosfet se detremina cual es el más robusto frente a conmutaciones capacitivas. Obteniéndose finalmente la topología y el mosfet más fiable.

Autor: ECHEVARRIA CUENCA JUAN.
Año: 2001.
Universidad: CANTABRIA.
Centro de lectura: INGENIEROS INDUSTRIALES.
Centro de realización: E.T.S.I.I. Y T..

Resumen: En este documento se recogen contribuciones al avance del conocimiento y de la técnica, consecuencia de trabajos investigadores realizados por el firmante durante los últimos años. Los trabajos se han centrado en sensores ópticos basados en redes de difracción en fibra óptica (RDFO) para la medida de deformación y temperatura, concretamente en la discriminación entre estas dos magnitudes físicas. Asimismo, se han realizado aportaciones al desarrollo tecnológico de estos transductores para su aplicación en el campo de la ingeniería civil. La discriminación entre la temperatura y la deformación en transductores basados en las RDFO es una temática aún no totalmente resuelta que requiere más esfuerzo para conseguir transductores que minimicen los errores de medida. En este sentido se ha realizado un análisis de los estimadores que permiten predecir las prestaciones y que sirven como mecanismo de caracterización del diseño de un transductor en cuanto a su capacidad discriminadora de temperatura y deformación. Se analizan varios de estos estimadores y se determinan las relaciones entre ellos y los ámbitos de aplicación de los mismos. Una de las filosofías para la fabricación de transductores se basa en la utilización de dos longitudes de onda de Bragg como sistema para la obtención de la temperatura y la deformación. Para conseguir unos procesos de fabricación simplificados, la utilización de dos RDFO grabadas sobre la misma fibra, aporta unos resultados satisfactorios. Sin embargo, esto obliga a elegir longitudes de onda de Bragg muy separadas entre sí. Para realizar un diseño optimizado se ha analizado en primer lugar la influencia de los coeficientes termo-óptico y elasto-ópticos para lo cual, después de deducir aquellos comportamientos más adecuados para los objetivos planteados, se han elaborado modelos concretos para fibras ópticas que permiten predecir su comportamiento con la longitud de onda dentro del rango habitual de trabajo. Una vez calculados los modelos se ha desarrollado un proceso de optimización que ha tenido en cuenta de características habituales en el desarrollo de los sensores ópticos tales como la reflectividades de los transductores, las pérdidas del canal óptico, de fusionado, conectorizaciones, etc., pero que se ha centrado en la consecucción del objetivo de minimizar las cotas de error en la medida de la temperatura y de la deformación. Se han detectado las limitaciones de estos modelos y se ha efectuado el cálculo para unas fibras ópticas de las que se dispone de suficientes datos experimentales. El desarrollo tecnológico de los transductores basados en RDFO quedado reflejado en este trabajo. Se han desarrollado transductores aptos para ser empotrados en estructuras hormigonadas y para ser colocados de forma externa en estructuras metálicas. Para validar estos desarrollos se han diseñado y realizado una serie de ensayos experimentales contrastados mediante sensores basados en tecnologías tradicionales y que han proporcionado resultados satisfactorios. Finalmente, para realizar una validación en campo de la tecnología desarrollada se ha diseñado un sistema sensor capaz de medir la temperatura y la deformación en una serie de puntos de una obra civil. En este proceso, se han utilizado los sensores desarrollados para empotrar en estructuras hormigonadas y se ha completado con un diseño del canal óptico y de la topología del conexionado entre los mismos y con la unidad de interrogación. Los ensayos experimentales llevados a cabo han validado el sistema sensor desarrollado. A final del documento, se hace un resumen de las conclusiones más relevantes y de las líneas de trabajo abiertas como consecuencia de esta tesis.

Autor: FAURA ENRIQUEZ JULIO.
Año: 2000.
Universidad: AUTONOMA DE MADRID.
Centro de lectura: INFORMATICA.
Centro de realización: E.T.S. INFORMATICA.

Resumen: Esta tesis estudia la metodologia del diseño, implementación fisica y utilización de arquitecturas programables genericas que permitirian en la implementacion rapida y barata de aplicaciones de tipo industrial de señal mixta basadas en microprocesador. Este tipo de arquitecturas, denominadas genericamente FIPSOCs (Fled Programmable System on a Chip), contendrian un substrato programable (un FPGA) para la parte digital del diseño, un conjunto de celula analogicas programables para las tareas de interfaz con señales analogicas, y un microprocesador orientado a operaciones de control y computacion de proposito general, y dispondrian de una metodologia integrada consistente de diseño, programacion y verificacion. En particular se estudian no sólo los aspectos arquitecturales de cada uno de estos tres boques por separado sino los relativos a su integraación con el objeto de maximizar la interacción entre ellos, además de los aspectos metodologicos derivados de esta fuerte interaccion. De esta forma se explotan ideas tales como el acceso en tiempo real a las señales del circuito desde posiciones de memoria de datos del microprocesador, lo que permite una co-emulación conjunta hardware-software en tiempo pseudo-real integrada lo cual supone una nueva metodologia de diseño y verificacion, se propone ademas un esquema de memoria de configuración en el que cada bit de programacion estaria precedido de una o varias celulas de memoria buffer accesibles como memoria normal desde el mircroprocesador, lo cual posibilita la reconfiguracion dinamica multicontexto tanto parcial como total sin necesidad de detener el funcionamiento de la parte de circuito reconfigurada, y la reutilizacion de memoria para objetivos adicionales a la configuracion del chip. Este de substrato dinamicamente reconfigurable resulta ideal para explorar tecnicas de hardware virtual que permitirian maximizar la utilizacion del silicio activo en cada momento. Finalmente se discuten los aspectos relacionados con la implementacion fisica de estos sistemas y se reportan los resultados obtenidos en silicio de una primera implementacion de una arquitectura mixta programable de este tipo, a la vez que se apuntan sus posibles aplicaciones a problemas reales.

Autor: FERRE FABREGAS ANTONI.
Año: 1999.
Universidad: POLITECNICA DE CATALUÑA.
Centro de lectura: INGENIEROS INDUSTRIALES.

Resumen: La corriente quiescente (IDDQ) consumida por un circuito (CMOS) constituye un buen indicador de la presencia de una amplia gama de defectos que escapan al test lógico. Sin embargo, la efectividad del test IDDQ requiere discriminar las corrientes quiescentes producidas por defectos frente a las corrientes quiescentes de circuitos sin efectos. El consumo de corriente quiescente resulta también crítico en aplicaciones de bajo consumo en las cuales el sistema solo está activo durante cortos períodos de tiempo en respuesta a eventos externos de baja probabilidad como, por ejemplo, X-servers o "interfaces" de sistemas de comunicación. Así pues, resulta necesario introducir metodologías para estimar eficientemente la corriente quiescente en circuitos digitales CMOS. Para ello debe realizarse una aproximación jerárquica a tres niveles: 'layout' (dispositivo), eléctrico (puerta) y lógico (circuito). A nivel de 'layout' se ha caracterizado las componentes de la corriente quiescente, diferenciando aquellas que dependen del estado del circuito y aquellas que son independientes. Para ello es necesaria una modelación adecuada de los dispositivos semiconductores MOSFETs, utilizados en tecnologías CMOS, especialmente en tecnologías submicrónicas. Para tecnologías disponibles actualmente, la corriente quiescente está compuesta básicamente por la corriente subumbral de los transistores en corte. Sin embargo, a medida que las dimensiones de los dispositivos se reducen, aparecen nuevas componentes tales como la corriente túnel entre drenador y substrato (GIDL) o la corriente téunel entre puerta y substrato. A nivel eléctrico (puerta) se ha caracterizado el consumo de corriente quiescente dependiendo del vector de entrada para cada tipode puerta. A nivel lógico se ha desarrollado un estimador de consumo quiescente usando un simulador lógico junto a un conjunto de tablas de corrientes precaracterizadas para cada celda de la librería. Debido a la dependencia de la corriente quiescent con el vector de entrada, resulta conveniente estimar el consumo máximo y mínimo. Para ello se ha desarrollado estimador del consumo quiescente máximo y mínimo. Este estimador utiliza usa técnicas de ATPG y que permite obtener losvectores de entrada que maximiza y minimiza la corriente quiescente en un circuito o, si el circuito resulta demasiado complejo, unas cotas de estos valores. Finalmente, hemos analizado el escalado de la tecnología y hemos comprobado la necesidad de considerar las variaciones del proceso y su influencia en la corriente quiescente sin defectos. Se ha confirmado que la corriente quiescente es mucho más sensible a variaciones de tensión de alimentación a medida que la longitud del canal del transistor se reduce. Los resultados muestran que la corriente quiescente presenta una fuerte dependencia exponencial con la tensión de alimentación para transistores con longitudes de canal menores que la nominal. Sin embargo, cuando la longitud del canal es mayor que la nominal, el efecto de la tensión de alimentación se reude. Este análisis nos ha conducido a la formulación de un modelo de la distribución de corrientes quiescentes. Se han realizado simulaciones MonteCarlo que han permitido constatar la coherencia del modelo. Durante el desarrollo de la Tesisse ha colaborado con Texas Instruments y con Hewlett-Packard con el objetivo de caracterizar desde el punto de vista del consumo estático parte de sus librerías CMOS de tecnologías avanzadas: 0.18 um (Texas Instruments) y 0.35 um (Hewlett-Packard). Estos estudios han permitido corroborar los resultados los trabajos previos de la dependencia de la corrientes quiescente en función del vector de entrada para diferentes tecnologías. Los resultados obtenidos en la colaboración UPC-TI han permitido comprobar que esta dependencia es mucho mayor en circuitos profundamente submicrónicos.

Autor: SANTANDER VALLEJO JOAQUIN.
Año: 1995.
Universidad: AUTONOMA DE BARCELONA.
Centro de lectura: CIENCIAS.
Centro de realización: DEPARTAMENTO: FISICA PROGRAMA DE DOCTORADO: FISICA.

Resumen: ESTE TRABAJO SE ENMARCA DENTRO DE LAS TECNOLOGIAS MICROELECTRONICAS, Y MAS CONCRETAMENTE, DENTRO DE LAS TECNICAS DE CARACTERIZACION DE DICHAS TECNOLOGIAS. EL TRABAJO REALIZADO SE PUEDE DIVIDIR EN DOS APARTADOS GENERALES. PRIMERO ESTABLECE ESTRATEGIAS PARA LA CARACTERIZACION ELECTRICA, A TRAVES DE UN SISTEMA DE TEST PARAMETRICO, DE DIVERSAS TECNOLOGIAS MICROELECTRONICAS Y DESPUES PARA DESARROLLAR Y MEJORAR DIVERSOS METODOS PARA LA OBTENCION DE PARAMETROS DE INTERES MEDIANTE TECNICAS DE CARACTERIZACION ELECTRICA. ENTRE LOS RESULTADOS OBTENIDOS EN LA CARACTERIZACION SE PUEDEN MENCIONAR ASPECTOS COMO EL RENDIMIENTO O EL MATCHING DE DISPOSITIVOS. ADEMAS SE ESTUDIA EN DETALLE LA CARACTERIZACION DE CONTACTOS OHMICOS, CAMPO EN EL CUAL SE HAN REALIZADO DIFERENTES CONTRIBUCIONES DE INTERES ACERCA DE LAS CORRECCIONES QUE ES NECESARIO EFECTUAR EN LA RESISTENCIA DE CONTACTO PARA OBTENER LA RESISTIVIDAD DE CONTACTO, QUE ES EL PARAMETRO QUE VERDADERAMENTE CARACTERIZA LA TECNOLOGIA DE APERTURA DE CONTACTOS.

Autor: CABRUJA CASAS ENRIC.
Año: 1989.
Universidad: AUTONOMA DE BARCELONA.
Centro de lectura: CIENCIAS.
Centro de realización: DEPARTAMENTO: CENTRO NACIONAL DE MICROELECTRONICA DEPARTAMENTO DE TECNOLOGIA DE SILICIO, BARCELONA (CSIC-UAB).

Resumen: LA ETAPA DE GRABADO, EN TECNOLOGIA MICROELECTRONICA, ES UNA DE LAS MAS IMPORTANTES PUESTO QUE DE ELLA DEPENDE EL RESULTADO FINAL DEL CIRCUITO INTEGRADO FABRICADO. EN ESTE TRABAJO SE PRESENTA UNA ALTERNATIVA AL GRABADO HUMEDO TRADICIONAL; EL GRABADO IONICO REACTIVO, QUE MEDIANTE LA IONIZACION DE UN GAS A BAJA PRESION CONSIGUE UNOS RESULTADOS SUPERIORES, EN TODOS LOS ASPECTOS, AL GRABADO TRADICIONAL, A SABER; MAYOR GRADO DE INTEGRACION, ECONOMIA DE COSTES Y DE TIEMPO Y UNA MAYOR FACILIDAD DE ELIMINACION DE LOS PRODUCTOS DE REACCION CON LA CONSIGUIENTE MEJORA EN EL APARTADO DE CONTAMINACION DE SUSTRATOS. COMO METODO EXPERIMENTAL SE HA CONTEMPLADO EL DISEÑO FACTORIAL A DOS NIVELES CON EL CUAL SE HAN OBTENIDO LAS FUNCIONES RESPUESTA DESEADAS DE ACUERDO CON LAS DEPENDENCIAS EXPLICITAS DE LOS PARAMETROS CONTROLABLES DEL SISTEMA EXPERIMENTAL. OTRO DISEÑO EXPERIMENTAL USADO HA SIDO EL DE LAS TABLAS ORTOGONALES, PROPUESTO POR TAGUCHI, EL CUAL ES UNA VARIANTE DEL DISEÑO FACTORIAL PUES CONCRETAMENTE SE TRATA DE UN DISEÑO FACTORIAL FRACCIONARIO. EL ESTUDIO REALIZADO HA CONSISTIDO EN EL ANALISIS DE LA INFLUENCIA DE LOS DISTINTOS PARAMETROS CONTROLABLES DE NUESTRO SISTEMA EXPERIMENTAL SOBRE LAS RESPUESTAS ESTUDIADAS EN EL GRABADO DE POLISILICIO, OXIDO DE SILICIO, NITRURO DE SILICIO Y FOTORESINA.

Autor: GARRIDO SUAREZ CARLOS.
Año: 1988.
Universidad: SANTIAGO DE COMPOSTELA.
Centro de lectura: FISICA.
Centro de realización: ESCUELA T. SUPERIOR DE INGENIEROS INDUSTRIALES DE VIGO - DEPARTAMENTO DE FISICA APLICADA. .

Resumen: EN EL TRABAJO SE ABORDA EL ESTUDIO, TANTO TEORICO COMO EXPERIMENTAL, DE UNA NOVISIMA TECNICA DE FABRICACION DE PELICULAS DELGADAS MEDIANTE RADIACION LASER, DENOMINADA LCUD, SUSCEPTIBLE DE SER APLICABLE EN DIVERSOS CAMPOS DE LA CIENCIA Y DE LA TECNICA (MICROELECTRONICA, METALURGIA, ETC.) SE HA DESARROLLADO UN MODELO MATEMATICO PARA EL CALCULO DE LA DISTRIBUCION DE TEMPERATURAS INDUCIDA POR LA RADIACION LASER QUE MEJORA LOS DESARROLLADOS HASTA EL MOMENTO POR OTROS AUTORES Y PERMITE UNA ESTRECHA INTERPRETACION DE LOS RESULTADOS EXPERIMENTALES OBTENIDOS. SE HA APLICADO EL METODO A LA FABRICACION DE PELICULAS DE PLATINO QUE PUEDEN SUSTITUIR A LAS METALIZACIONES DE ALUMINIO UTILIZADAS ACTUALMENTE EN LA FABRICACION DE DISPOSITIVOS EN LA INDUSTRIA DE LA MICROELECTRONICA. SE HA OPTIMIZADO EL METODO DE FABRICACION DE TALES PELICULAS EN FUNCION DE LOS DIFERENTES PARAMETROS QUE CONTROLAN EL PROCESO Y LAS LINEAS DE INTERCONEXION OBTENIDAS ASI COMO LOS DIODOS SCHOTTKY FABRICADOS SOBRE SUSTRATOS DE SILICIO PRESENTAN PROPIEDADES ADECUADAS PARA SU POSIBLE UTILIZACION EN LA TECNOLOGIA VLSI.

Autor: LOZANO FANTOBA MANUEL.
Año: 1988.
Universidad: AUTONOMA DE BARCELONA.
Centro de lectura: CIENCIAS.
Centro de realización: CENTRO NACIONAL DE MICROELECTRONICA DEPARTAMENTO TECNOLOGIA DE SILICIO, BARCELONA (CSIC-UAB).

Resumen: EN ESTE TRABAJO SE REALIZA UN COMPLETO ESTUDIO TEORICO Y EXPERIMENTAL DE LAS ESTRUCTURAS DE TEST PARA CARACTERIZACION ELECTRICA Y SE DESARROLLA SU APLICACION PARA LA PUESTA A PUNTO DE UNA TECNOLOGIA NMOS DE PUERTA DE POLISILICIO. EN EL PRIMER CAPITULO SE PRESENTA EL PROBLEMA DE CARACTERIZACION EN MICROELECTRONICA, SE MUESTRA COMO PUEDE RESOLVERSE MEDIANTE EL USO DE ESTRUCTURAS DE TEST, SE DESARROLLA UNA METODOLOGIA DE DISEÑO DE LAS MISMAS Y SE SEÑALAN LAS NECESIDADES DE INSTRUMENTACION Y TRATAMIENTO DE DATOS QUE CONLLEVA. EN EL CAPITULO SEGUNDO SE ANALIZAN LOS DIFERENTES PARAMETROS ASOCIADOS A UNA TECNOLOGIA NMOS. ESTE ANALISIS ES FACILMENTE EXTRAPOLABLE A OTRAS TECNOLOGIAS DIFERENTES. EN EL CAPITULO TERCERO SE PRESENTAN LAS PRINCIPALES ESTRUCTURAS DE TEST. PARA CADA ESTRUCTURA SE REALIZA UN ANALISIS TEORICO Y EXPERIMENTAL. ASIMISMO SE SEÑALAN LAS PRINCIPALES NORMAS QUE HAY QUE CUMPLIR PARA DISEÑAR Y CARACTERIZAR CORRECTAMENTE ESTAS ESTRUCTURAS. POR ULTIMO, EN EL CAPITULO CUARTO SE DESCRIBE UNA APLICACION DE LAS ESTRUCTURAS DE TEST DESARROLLADAS PARA LA PUESTA A PUNTO DE UNA TECNOLOGIA NMOS. ESTA PUESTA A PUNTO SE HA REALIZADO EN TRES FASES SUCESIVAS. EN CADA UNA DE ESTAS FASES SE HA DESARROLLADO UN CHIP DE TEST ESPECIFICO QUE HA SERVIDO DE APOYO PARA LA FASE SIGUIENTE. A LO LARGO DEL CAPITULO SE DESCRIBEN ESTOS CHIPS DE TEST Y SE PRESENTAN LOS RESULTADOS DE LAS CARACTERIZACIONES DE LAS TECNOLOGIAS. SE DETALLAN ESTUDIOS MAS COMPLEJOS DE LA MEDIDA DE LA DIFERENCIA DE FUNCIONES DE TRABAJO ENTRE METAL Y SILICIO, DEL EFECTO DE LOS PLASMAS SOBRE SILICIO Y XIDO DE SILICIO Y DE LAS CAUSAS QUE DEGRADAN LOS CONTACTOS METAL-SILICIO. ASIMISMO SE PRESENTA UNA CARACTERIZACION PARCIAL, MEDIANTE EL SEGUNDO DE ESTOS CHIPS, DE UNA TECNOLOGIA NMOS-SOI POR RECRISTALIZACION LASER. EN ESTE MISMO CAPITULO SE DESCRIBE DOS TIRAS DE TEST PARA INCORPORAR RUTINARIAMENTE A LOS CIRCUITOS NMOS.