TRANSISTORES

Autor: MOLINA GAUDÓ PILAR.
Año: 2003.
Universidad: ZARAGOZA.
Centro de lectura: CENTRO POLITÉCNICO SUPERIOR .
Centro de realización: CENTRO POLITÉCNICO SUPERIOR.

Resumen: En la literatura actual se ha detectado una falta de un adecuado modelo no lineal para poder determinar con precisión las implicaciones que el transistor tiene en amplificadores clase E a frecuencias en las que toda la capacidad en paralelo con el dispositivo está siendo aportada por el propio transistor. Esta tesis presenta un método de caracterización sencillo para transistores en conmutación y para frecuencias de RF. El método propuesto está basado en una topología de clase E simple, que contiene únicamente un sola inductancia y una capacidad. En esta tesis se presenta por primera vez una análisis matemático exacto de este circuito y se estudia de forma detallada su comportamiento. Este clase E simple, que podría ser utilizado directamente como amplificador, se aplica al modelado de dispositivos trabajando en tales condiciones clase E. El puerto de salida del dispositivo se modela por medio de una estructura bastante simple, que sin embargo incluye las no linealidades de la capacidad de salida así como las de la resistencia de pérdidas en serie con ésta. No obstante, continua siendo lo bastante simple como para poder ser incluido en el análisis de estructuras clase E más complejas. Se propone un procedimiento completo de extracción de parámetros para obtener los valores de los diferentes elementos a partir de medidas o simulaciones. El circuito de test es muy sencillo y está especialmente indicado para la extracción de datos para aplicaciones en clase E. Se incluye una caracterización completa de un dispositivo, en un amplio rango de potencias y frecuencias. Se presenta además una método alternativo de medidas rápidas a una sola frecuencia, que permiten, de forma sencilla, determinar si un transistor puede ser utilizado, de manera práctica, en una aplicación concreta. Además, los resultados obtenidos en la práctica se comparan con los que se obtienen por medio de simulaciones. El método de caracterización se aplica para determinar cuáles son las limitaciones que un dispositivo concreto impone al diseño de amplificadores clase E. En particular se aplica de forma especial para determinar la máxima eficiencia, la máxima frecuencia, la potencia de salida y el factor de utilización en potencia. Estas limitaciones se traducen de forma práctica en una serie de novedosos criterios para la mejor elección del transistor para una aplicación clase E. Otra aplicación del método propuesto es para la optimización del diseño de amplificadores clase E. El ejemplo práctico que de esta última aplicación se presenta evidencia que este método sirve también a efectos de verificación, dada la gran similitud entre los resultados teóricos esperados y los obtenidos en la práctica.

Autor: MORATA CARIÑENA MARTA.
Año: 2003.
Universidad: AUTONOMA DE BARCELONA.
Centro de lectura: CIENCIAS.
Centro de realización: ESCUELA DE POSTGRADO.

Resumen: En este trabajo se diseña, fabrican y caracterizan nuevas estructuras mecánicas micromecanizadas en tecnología del silicio. Estas estructuras se desarrollarán como substratos que, combinadas con las técnicas de depósito de materiales sensibles tipo polimérico, se utilizarán para la fabricación de sensores químicos. Estos sensores se aplicarán en la detección de gases volátiles. Las estructuras se podrán implementar como componentes de un conjunto de sensores para fabricar una nariz electrónica. Para tal propósito, se estudiará la viabilidad de distintas tecnologías disponibles dentro de las tecnologías de micromecanización del silicio para la fabricación de las microestructuras y se utilizarán polímeros no conductores para la definición de la capa sensible del sensor.

Autor: LAZARO BLANCO ANTONIO.
Año: 2002.
Universidad: CARLOS III DE MADRID.
Centro de lectura: ESCUELA POLITECNICA SUPERIOR.
Centro de realización: UNIVERSIDAD CARLOS III DE MADRID.

Resumen: Para minimizar los efectos negativos de los armónicos de corriente inyectados en las redes de distribución de energía eléctrica por parte de los equipos electrónicos, la Unión Europea ha impuesto el cumplimiento de la norma IEC 61000-3-2. Para lograrlo, frente a los tradicionales convertidores alterna - continua conmutados en dos etapas, que demandan de la red corriente sinusoidal, pero que presentan un elevado coste para un rango de potencia inferior a los 500 W, surgen como alternativa aquellos, cuya corriente se limita a cumplir dicha norma. En este trabajo de investigación se propone una nueva familia de convertidores CA / CC que se ha denominado con el acrónimo SII (Intervalo de inductancias en Serie), para intentar mejorar las principales limitaciones de los actuales convertidores CA / CC monofásicos de baja potencia. Los convertidores desarrollados utilizan una técnica de división paralelo de energía mediante el uso de un conmutador magnético. Esta técnica consigue reducir el valor y también la variación de la tensión en el condensador de almacenamiento y por tanto su tamaño. Al mismo tiempo se cumplen los límites de la Clase D de la norma IEC 61000-3-2 y todo ello con un coste reducido, para un rango de potencia hasta los 300W.

Autor: ESPER-CHAIN FALCÓN ROBERTO.
Año: 2001.
Universidad: LAS PALMAS DE GRAN CANARIA.
Centro de lectura: INGENIEROS DE TELECOMUNICACIÓN.
Centro de realización: ESCUELA TÉCNICA SUPERIOR DE TELECOMUNICACIÓN.

Resumen: El imparable avance de la sociedad de la información está sustentado en una base tecnológica que ha permitido satisfacer una demanda creciente en los últimos años. Sin embargo, las proyecciones que se hacen sobre la evolución futura de esta demanda muestran que crecerá por encima de lo que la evolución tecnológica será capaz de ofrecer. Por ello, todas las aportaciones en este campo tienen una resonancia especial, ya que van encaminadas a mantener ese pulso a la demanda. En este marco, se desarrolla esta tesis, que aporta soluciones para diferentes componentes de la conmutación ATM. Para ello, se hace un estudio tecnológico donde se dan unas pautas para hacer una elección tecnológica en función de las características del sistema. A continuación se realiza un estudio de la arquitectura de un conmutador ATM, identificando las primitivas de alta velocidad que plantean dificultades de diseño. A partir de sus requerimientos y siguiendo las pautas dadas, se escoge la tecnología óptima para su desarrollo. A continuación se discute sobre la metodología adecuada para afrontar los requirimientos especiales demandados por estas primitivas. Seguidamente, y como parte central de esta tesis, se presenta el resultado de los diseños realizados. En el campo de los interfaces de alta velocidad entre circuitos integrados se presentan tres aportaciones, algunas de ellas para velocidades de 2.5Gbps. Estas soluciones permiten simplificar el cableado y los encapsulados en los núcleos conmutadores. En el campo del nivel físico, se presentan diseños de serializadores/deserializadores, así como las unidades de convergencia de transmisión y recepción para el transceptor de 2.5Gbps. Finalmente, se presenta una matriz de conmutación 32x32 para 1.6Gbps., que permite construir redes de capacidad agregada de hasta 51.2Gbps con un único elemento. También se presenta una aportación en el diseño de memorias RAM de doble puerto para conmutación.

Autor: REDONDO ROMERO ESTEFANIA.
Año: 2000.
Universidad: COMPLUTENSE DE MADRID.
Centro de lectura: FISICA.
Centro de realización: FAC. CC. FISICAS.

Resumen: El objetivo de este trabajo ha sido la optimizacion tanto de la intercara aislante-semiconductor, como de los pasos tecnologicos necesarios para fabricar un transistor de efecto de campo de buena calidad, con estructura de puerta Al/SiNx:H/InP. En el primer caso, esta optimizacion se ha realizado mediante diversos procesos que afectaban al aislante (SiNx:H) como a la estructura de puerta (MIS) en su conjunto. Para optimizar el aislante se ha variado su composicion(x) y su espesor. Los menores valores de estados en la intercara (Dit 3.10 12 eV-1 cm-2) se han observado en la composición más rica en N (x=1.55), mientras que las mejores propiedades electricas del aislante se obtienen para composiciones proximas a la estequiometria (x_>1.33). El espesor optimo se obtiene para peliculas de 500A. Para optimizar aun mas estos resultados se han buscado procesos a los que someter la estructura MIS, como son: procesos de recocido termico rapido(RTA) tras el deposito del aislante o limpiezas con plasmas de N2 previas a dicho deposito. Ambos procesos logran una pasivación de la superficie del InP, reduciendo las densidades de estado en la intercara (Dit 1.10 12 eV-1 cm-2), sin dañar las propiedades dieléctricas del aislante. Como ultima posibilidad de mejora de la estructuras MIS se propone la utilizacion de aislantes compuestos, bien por dos capas de nitruro bien por una combinaciónd e nitruros-oxinitruros, combinandola con procesos RTA. En este caso, se buscan combinaciones de composiciones que mejoren simultaneamente la intercara aislante-semiconductor y las propiedades dielectricas de la estructura. Los mejores resultados se obtienen para la combinacion AI/SiN 1.5 (150A)/SiN 1.55(50A)/InP y recociendo la estructura a 500º C durante 30s (Dit 9.10 11 e V-1 cm-2 y anchura de barrido del nivel de Fermi en el gap cercano a los 0,7 eV). En cuanto a la optimización del proceso de fabricacion de las estructuras MISFET, se ha comprobado que es necesario implantar y recocer los contactos de drenador y fuente, para obtener resistencias de contacto aceptables para el funcionamiento del transistor, asi como realizar el ataque del aislante en las zonas de contactos de drenador y fuente mediante comido seco (RIE). Se comprueba que los procesos que mejoraban las densidades de estado en la intercara aislante-semiconductor de las estructuras MIS, aumentan ahora los valores de los parametros del transistor, como la transconductancia y la movilidad.

Autor: GARRIDO ARIZA JOSÉ ANTONIO.
Año: 1999.
Universidad: POLITECNICA DE MADRID.
Centro de lectura: INGENIEROS DE TELECOMUNICACION.
Centro de realización: ESCUELA TÉCNICA SUPERIOR DE INGENIEROS DE TELECOMUNICACIÓN.

Resumen: Los transistores de heterounión (HFET) basados en el sistema AlGaN/GaN presentan unas características muy prometedoras para su utilización en aplicaciones de alta potencia (1W-100W) en el rango de las microondas. Sin embargo aun quedan muchos aspectos, tanto tecnológicos como de caracterización básica (campos de polarización, ruido de baja frecuencia, etc.), que no han sido estudiados en profundidad. En este trabajo se investigan algunos de estos apsectos. En primer lugar se ha desarrollado una herramienta de simulación autoconsistente que permite analiar la influencia de los parámetros de diseño de las heterouniones, tales como espesores y composiciones de las capas utilizadas, niveles de dopaje, etc. Una de las características más importantes de las heterouniones basadas en AlGaN/GaN es la presencia de unos campos de polarización (piezoeléctrica y espontánea) muy intensos, que hacen que la carga acumulada tenga una magnitud del orden de 10 13 cm-2. Estos campos de polarización se han incluido en los cálculos autoconsistentes de la herramienta de simulación. Sin embargo, se ha comprobado que la carga que resulta de utilizar los valores teóricos de los campos de polarización es mucho menor que la carga real medida. En este sentido, y mediante el análisis de estructuras HFET y de pozos cuánticos, se ha deducido una relación experimental entre los campos de polarización y la composición de Al. Se ha desarrollado una tecnología básica de fabricación de transistores HFET de AlGaN/GaN. Para ello se han estudiado los procesos realcionados con los contactos óhmicos, los contactos Schottky y los ataques secos (RIE) para el aislamiento de los dipsositivos (ataque mesa). Utilizando la tecnología de fabricación previamente desarrolalda se han fabricado transistores y estructuras de barra Hall con puerta sobre muestras de AlGaN/GaN. En las estructuras de barra Hall se han realizado estudios de transporte a bajos campos magnéticos, mediante la técnica Hall, variando la temperatura y la polarización de la puerta. El análisis ha demostrado la enorme importancia de los mecanismos de dispersión asociados a las dislocaciones.También se ha encontrado que cuando la carga en el canal es del orden de 10 13cm-2, aparecen otros mecanismos de dispersión que podrían estar relacionados con la rugosidad en la intercara de la heterounión. Por otra parte, se ha realizado un análisis muy detallado del ruido de baja frecuencia en dispositivos HFET de AlGaN/GaN. Se ha encontrado que el ruido dominante en este material es del tipo 1/f o ruido "flicker". Se ha estudiado la dependencia de este tipo de ruido con la polarización del dispositivo, y se ha podido determinar la contribución de las diferentes fuentes de rudio 1/f al ruido total medido entre drenador y fuente. Por un lado se ha confirmado la enorme importancia de los contactos óhmicos como fuentes de ruido 1/f. Incluso en dispositivos con una resistividad de contacto menor de 1mm, el ruido producido por los contactos es el dominante en un rango muy amplio de polarización. Por otro lado, se ha estudiado la dependencia del ruido intrínseco del dispositivo (el producido en el canal) con la carga acumulada.De este estudiado se ha demostrado que son la fluctuaciones de la movilidad asociada a las dislocaciones las que producen el rudio 1/f en este material. Además se han medido parámetros del rudio de Hooge entre 10-4 y 10-5, lo que abre las posibilidades de utilización de estos dipositivos para amplificadores de alta potencia y bajo ruido.

Autor: CURRAS FRANCOS M. CARMEN.
Año: 1999.
Universidad: VIGO.
Centro de lectura: INGENIEROS DE TELECOMUNICACION.
Centro de realización: E.T.S.I. TELECOMUNICACION.

Resumen: Esta tesis doctoral se enmarca en el contexto de la tecnologia de alta frencuencia. El trabajo ha consistido en la utilización de un analizador vectorial de redes no lineal basado en el Microwave Transition Analyzer de Hewlett Packard para modelado no lineal de dispositivos semiconductores de microondas. Se han realizado dos aproximaciones novedosas en el modelado no lineal de transitores HEMTs: Por una parte, se ha generado un modelo de tablas basado en medidas de parametros S de pequeña señal y se ha validado en regimen no lineal, utilizando para ambas tareas unicamente el sistema de medida previamente mencionado. Por otro lado, se han desarrollado novedosas tecnicas para la extraccion directa de modelos no lineales a partir de medidas en el dominio del tiempo en gran señal. Con ellas se ha definido tambien un modelo de tablas basado en medidas de gran señal que ha sido validado experimentalmente. Al igual que en el primer caso, para la extraccion y validacion del mismo se ha utilizado el analizador vectorial de redes no lineal.

Autor: CAMPOS ROCA YOLANDA.
Año: 1999.
Universidad: VIGO.
Centro de lectura: INGENIEROS DE TELECOMUNICACION.
Centro de realización: E.T.S.I. TELECOMUNICACION.

Resumen: Esta tesis doctoral se enmarca en el contexto de la tecnologia de alta frecuencia. El trabajo ha consistido en el estudio, tanto a nivel teorico como experimental, de distintos tipos de multiplicadores de frecuencia con frecuencias de salida en las bandas milimetricas U y W. Los circuitos MMIC han sido realizadas en una tecnologia PHEMT de 0,15 um de longitud de puerta, utilizando tecnicas coplamares y un procedimiento de diseño optimo basado en el uso de un modelo de gran señal basado en tablas y en el estudio de la influencia de las terminaciones armonicas.

Autor: MIRIBEL CATALA PEDRO LUIS .
Año: 1999.
Universidad: BARCELONA.
Centro de lectura: FISICA.
Centro de realización: FACULTAT DE FISICA.

Resumen: En la presente Tesis se ha presentado la concepción del microrobot MINIMAN cm3 en terminos de su morfologia asi como de los circuitos necesarios para su funcionamiento, y que iran acoplados sobre el microrobot. Las aplicaciones de este tipo de microrobot, de dimensiones muy pequeñas, están orientadas a procesos de automatización en campos como la biotecnologia. Se han presentado los materiales piezoeléctricos con los que son diseñadas las unidades de micromanipulación y microposicionamiento, asi como los tipos de señales a aplicar para poder generar los movimientos de la estructura. Se han presentado las caracteristicas de estos materiales ya que condicionan los circuidos de actuacion a desarrollar. A la necesidad de que estos materiales trabajen a frecuencias maximas de 1/3 del valor de la frecuencia de resonancia permite modelizarlos, en las frecuencias de operación de interes, en las cuales las deformaciones que presentan estan dentro de los margenes nominales, como simples capacidades. Se ha presentado la tecnologia HBIMOS-F de ALCATEL-MIETEC de alta tensión que ha sido utilizada en la creacion y diseño de los circuitos desarrollados. Esta tecnologia permite desarrollar una concepcion monolítica de circuitos de alta tensión.necesarios para actuar sobre los materiales piezoelectricos, asi como la utilizacion de transistores de baja tensión para la implementación de circuitos de control y diagnostico. Se ha presentado el estudio de las dimensiones de los transistores de salida de alta tension, definidos en una configuración de medio puente, que deben de polarizar correctamente a los actuadores piezoelectricos que conforman las unidades de posicion y de manipulacion de microrobot. Este estudio seha desarrollado en función de las condiciones de temperatura de trabajo del sistema y del tamaño final deseado de los circuitos de actuacion. Se ha presentado el diseño basado en la modulación por anchura de pulsos (Pulse Widht Modulation) para poder actuar, en alta tensión, sobre los materiales piezoelectricos. A nivel del diseño los propios transitores de salida y elevado valor de la capacidad de estos materiales definen el filtro pasa bajos necesario para eliminar en lo posible los armonicos de la señal. Hemos podido determinar que para obtener un bajo nivel de distorsion la frecuencia de la señal portadora debia de ser muy importante (1MHz), cosa que hacia el diseño mas complejo en terminos de la necesidad de etapas "buffer" de corriente. Se plantea otra solucion basada en amplificadores Operacionales pero de alta tension. El objetivo es conseguir una solucion final que permita cumplir los criterios de disipacion y consumo de area deseados. Se desarrolla una estructura final que permite un grado de eficiencia entorno al 75% con una area entorno a los 3mm2, dentro de las caracteristicas perseguidas.

Autor: LAZARO GUILLEN ANTONIO RAMON.
Año: 1998.
Universidad: POLITECNICA DE CATALUÑA.
Centro de lectura: INGENIEROS DE TELECOMUNICACION .

Resumen: Los transistores MESFET y HEMT son los transistores de bajo ruido por excelencia a frecuencias de microondas, especialmente los transistores HEMT. Se han adaptado sistemas de medidas de parámetros de ruido para medida directa en oblea. En los sistemas de medida de ruido en oblea, intervienen además del analizador de redes para medir los parámetros S del dispositivo (ganancia) se utilizan medidores de ruido (receptores). Generalmente los sistemas de medida de parámetros de ruido utilizan sintetizadores de impedancias o tuners, así como fuentes de ruido previamente calibradas como referencia. Los tuners generalmente son elementos costosos que limitan la banda de medida, y la precisión de la calibración fuente de ruido limita la precisión de las medidas. Estos dos factores justifican la utilización de modelos de ruido para extender los parámetros de ruido a otras bandas, y para mejorar las propias medidas. De acuerdo con el marco anterior los objetivos de la tesis son: 1) Desarrollo de un simulador físico para la obtención de los parámetros de ruido de cualquier estructura MESFET o HEMT, debido a las limitaciones de los modelos físicos existentes en la biografía. 2) Estudio y comprobación experimental de los modelos empíricos de ruido, debido a la falta de rigurosidad del tratamiento en la literatura existente. 3) Debido a la necesidad de conocimiento del circuito equivalente del transistor en pequeña señal en los modelos empíricos de ruido, y el interés e importancia de este punto para el desarrollo de modelos implementables en simuladores CAD, así como debido a la falta de soluciones definitivas al problema en la literatura, la extracción el circuito equivalente es un subobjetivo importante de la tesis. 4) Desarrollo de nuevas técnicas de medida de párametros de ruido para solucionar los problemas de las técnicas clásicas basadas en sintetizador de impedancias. Este objetivo incluye el estudio de los errores cometidos en las mismas tratado con poca profundidad en la literatura. De acuerdo con los objetivos de la tesis, se abrieron dos líneas de investigación: la primera destinada a desarrollar un simulador físico para obtener los parámetros de ruido del FET, y la segunda el desarrollo de técnicas precisas de medida de parámetros de ruido en estación de sondas. Se encogió implementar un simulador Quasi-2D ya que permite modelar con precisión el comportamiento físico incluyendo ruido con un coste computacional muy inferior a técnicas Monte Carlo y simuladores 2D. El resultado de este estudio fue el desarrollo de un nuevo simulador utilizando nuevos métodos y que permitieron comprobar las evoluciones en frecuencia de polarización de los parámetros de ruido, así como comprobar modelos empíricos de ruido estudiados en la tesis. Dentro de la segunda gran línea de investigación, se desarrolló técnicas de medida en oblea utilizando sintetizador de impedancias. Aún con las nuevas técnicas originales de la tesis se conseguía una notable mejoría, después de un exhaustivo estudio de la influencia de los errores de medida, se obtuvo que la precisión conseguida estaba limitada por la propia utilización del sintetizador. Para resolver este problema, se estudiaron técnicas F50 de medida sin sintetizador. Como resultado de esta investigación se obtuvo una nueva técnica de medida F50 más general, utilizando la misma se obtenían precisiones muy superiores a cualquier otra técnica de medida, y que no presentaba las limitaciones del sintetizador. Además esta nueva técnica proporciona directamente el modelo CAD escalable implementable en simuladores CAD comerciales. Se presentan resultados de utilización de la nueva técnica F50 utilizando analizador de espectro en lugar de medidores de ruido. La principal ventaja de esta configuración es su reducido coste, ya que el analizador de espectro es un instrumento multipropósito disponible en cualquier laboratorio de microondas frente a un equipo de coste elevado como un medidor de ruido, adicionalmente el tiempo de medida se ha reducido en un factor 10 frente a la configuración con medidor. Estas ventajas junto con la facilidad de extender esta técnica a otras bandas convierten a la técnica de medida F50 como una clara candidata a convertirse en la técnica standard para Foundries.

Autor: RAFÍ TATJER JOAN MARC.
Año: 1998.
Universidad: AUTONOMA DE BARCELONA.
Centro de lectura: CIENCIAS.
Centro de realización: INSTITUTO DE MICROELECTRÓNICA DE BARCELONA CNM-CSIC.

Resumen: El objetivo de este trabajo es el estudio de la degradación por efecto de portadores calientes experimentada por transistores NMOS de diferentes tecnologías CMOS micrónicas y submicrónicas. En primer lugar, y utilizando resultados de simulación tecnológica y eléctrica de los dispositivos, se realiza una aproximación a los principales fenómenos relacionados con la generación de portadores calientes, las estructuras de drenador gradual, la degradación de los transistores NMOS y las principales técnicas que permiten la caracterización de ésta. En segundo lugar, se procede al estudio del envejecimiento registrado por los transistores NMOS micrónicos, analizando y discutiendo los diferentes mecanismos que conducen a la degradación de los dispositivos bajo las diversas condiciones de estrés eléctrico. En partícular, se analiza en profundidad un modo de degradación caracterizado por un inusual aumento de la trasnconductancia de los dispositivos. En tercer punto, se analiza y discute la degradación registrada por transistores NMOS de arquitecturas LDD i LATID de un amplio rango de longitudes aubmicrónicas. Dentro de este apartado, se estudian en primer lugar los efectos de la degradación bajo la condición de máxima corriente de substrato, determinando y extrapolando los tiempos de vida asociados a las diferentes arquitecturas y longitudes de transistor. En segundo lugar, y haciendo uso de la técnica de charge pumping para la determianción de la densidad media de estados de interficie a lo largo del canal, se discuten los mecasnimos de degradación bajo los diferentes regímenes de puerta. Finalmente, se demuestra que la ejecución de cortas etapas de inyección de electrones y huecos permite revelar la presencia de una cantidad significatiava de daño generado durante laos regímenes a tensiones de puerta más bajas, el cual permanecía oculto a una simple caracterización I-V. Por otro lado, la ejecución de una primera etapa de inyección de huecos sobre los dispositivos envejecidos bajo los regímenes de altas tensiones de puerta se demuestra que conlleva una significativa generación adicional de estados de interficie.

Autor: COLLANTES METOLA JUAN M..
Año: 1997.
Universidad: CANTABRIA.
Centro de lectura: INGENIEROS INDUSTRIALES .
Centro de realización: DEPARTAMENTO: INGENIERIA DE COMUNICACIONES PROGRAMA DE DOCTORADO: INGENIERIA DE COMUNICACIONES.

Resumen: Partiendo del tipo de transistor a modelar, se ha elegido el tipo de modelo circuital y se ha seleccionado la topología. El proceso se ha completado con la extracción de los parámetros intrínsecos y extrínsecos, se ha obtenido la variación de los elementos con la polarización y las funciones no lineales de ajuste. El modelo se ha validado en pequeña señal y se ha hecho una validación exhaustiva en gran señal. El proceso de caracterización experimental se ha realizado en regimen pulsado. La validación de las medidas se ha hecho con la técnica de Load-Pull.

Autor: ERRACHID ABDELHAMID.
Año: 1997.
Universidad: AUTONOMA DE BARCELONA.
Centro de lectura: CIENCIAS.
Centro de realización: DEPARTAMENTO: INGENIERIA ELECTRONICA PROGRAMA DE DOCTORADO: INGENIERIA ELECTRONICA .

Resumen: Este trabajo se inscribe en el estudio de sensores químicos de Silicio basados en dispositivos ISFET, en su aplicación en microsistemas de análisis químico. Se han fabricado dispositivos MEMFET selectivos al cation plata (I) y al anión perclorato (CLO4-), mediante la deposición de membranas poliméricas selectivas a dichos iones. Los resultados obtenidos son muy satisfactorios. Se ha estudiado la fabricación de ISFETs en una tecnología CMOS comercial (1,0 micras de Atm-ES2). Se ha probado que los dispositivos pueden fabricarse con éxito si se utiliza una estructura de puerta formado por el óxido de Silicio de puerta, un electrodo central flotante eléctricamente formado por el polisilicio de puerta mas los dos metales, y el oxinitruro de silicio de pasivación. Este último actúa como material sensible al pH en contacto con el líquido. Se han fabricado ISFET integrados mediante la tecnología CMOS de 2,5 micras de CNM "CNM25". A partir de la caracterización de estos dispositivos, se han obtenido los parámetros para un modelo de simulación SPICE de los ISFETs fabricados en la tecnología CMOS-CNM25 con puertas de óxido mas nitruro.

Autor: LOSANTOS VIÑOLAS PERE.
Año: 1997.
Universidad: AUTONOMA DE BARCELONA.
Centro de lectura: CIENCIAS.
Centro de realización: DEPARTAMENTO: FISICA PROGRAMA DE DOCTORADO: MICROELECTRONICA.

Resumen: Esta tesis presenta dos temas diferenciados. Por un lado se han desarrollado técnicas de compatibilización de sensores magnéticos sobre una tecnología microelectrónica de silicio estándard CHOS. Se presenta también un nuevo dispositivo en tecnología SOI-SIMOX de capa delgada que ofrece buenas características como sensor magnético, bajo consumo y excelentes propiedades térmicas. Por otra parte se ha realizado el estudio de viabilidad de la integración de dispositivos de radio frecuencia planares sobre una tecnología multimetal MCM-D, así como la simulación de los mismos. Los resultados obtenidos permiten afirmar que esta tecnología combinada con el micromecanizado del substrato son aptas para la implementación de aplicaciones de RF.

Autor: FERNANDEZ BARCIELA MONICA.
Año: 1995.
Universidad: VIGO.
Centro de lectura: INGENIEROS DE TELECOMUNICACION.
Centro de realización: DEPARTAMENTO: TECNOLOGIAS DE LAS COMUNICACIONES PROGRAMA DE DOCTORADO: TECNOLOGIAS DE LAS COMUNICACIONES. BIENIO 1990-1992.

Resumen: ESTA TESIS ESTA RELACIONADA CON EL MODELADO DE DISPOSITIVOS ACTIVOS PARA EL DISEÑO ASISTIDO POR ORDENADOR DE CIRCUITOS MONOLITICOS DE MICRRONDAS. SE PRESENTAN DOS NUEVOS MODELOS EMPIRICOS NO CUASIESTATICOS BASADOS EN TABLAS. AMBOS MODELAN TANTO LA DISPERSION DE BAJA FRECUENCIA COMO LA DEPENDENCIA DE LOS PARAMATROS Y CON LA FRECUENCIA QUE SE OBSERVA A FRECUENCIAS ELEVADAS. LOS MODELOS SON EXTRAIDOS UTILIZANDO TECNICAS DE ESTIMACION ROBUSTA. SE DEMUESTRA QUE EL USO DE CONSTANTES DE RELAJACION LINEALES SIMPLIFICA LA GENERACION Y LA IMPLEMENTACION DE LOS MODELOS, Y QUE DISMINUYE LA DENSIDAD DE DATOS REQUERIDOS PARA LA EXTRACCION. SE HA DESARROLLADO EL SISTEMA DE MEDIDA Y GENERACION DE LOS MODELOS, QUE UTILIZA POR PRIMERA VEZ LA TECNICA DE S-PARAMETERS BIAS SCAN PARA LA EXTRACCION DE MODELOS NO LINEALES. SE HA COMPROBADO LA CONSISTENCIA DE LOS MODELOS EN TODO EL RANGO DE VOLTAJES DE CONTROL. LOS MODELOS HAN SIDO VALIDADOS EN CONTINUA, Y EN PEQUEÑA Y GRAN SEÑAL DE RADIOFRECUENCIA UTILIZANDO MODFETS SEUDOMORFICOS DE ARSENIURO DE GALIO. DESTACA EL USO EXHAUSTIVO DE LA COMPARACION DE FORMAS DE ONDA MEDIDAS Y SIMULADAS PARA LA VALIDACION EN GRAN SEÑAL. SE HA OBTENIDO UNA GRAN CONCORDANCIA ENTRE LAS PREDICCIONES DE LOS MODELOS Y LOS RESULTADOS EXPERIMENTALES EN EL RANGO 0.5 A 50 GHZ.

Autor: PONS NIN JOAN.
Año: 1994.
Universidad: POLITECNICA DE CATALUÑA.
Centro de lectura: INGENIEROS INDUSTRIALES.
Centro de realización: DEPARTAMENTO: INGENIERIA ELECTRONICA PROGRAMA DE DOCTORADO: INGENIERIA ELECTRONICA .

Resumen: EL TRABAJO TIENE COMO OBJETIVO LA UTILIZACION DE HERRAMIENTAS ORIGINALES DE CALCULO PARA ANALIZAR LOS FACTORES DE MAYOR INFLUENCIA SOBRE LA CORRIENTE INYECTADA POR LA BASE EN EL EMISOR DE DISPOSITIVOS BIPOLARES TALES COMO LOS TRANSISTORES VLSI RAPIDOS Y LAS CELULAS SOLARES DE SILICIO DE ALTO RENDIMIENTO, PROPONIENDOSE Y EVALUANDOSE ESTRATEGIAS DE OPTIMIZACION DE DICHA CORRIENTE EN LOS DISPOSITIVOS CITADOS. SE PROPONEN ADEMAS NUEVAS SOLUCIONES ANALITICAS PARA LA CORRIENTE DE EMISOR, BASADAS EN APLICAR EL PRINCIPIO DE SUPERPOSICION A LAS RECOMBINACIONES QUE TIENEN LUGAR EN EL VOLUMEN Y LA SUPERFICIE DEL EMISOR.

Autor: URIARTE DEL RIO SUSANA.
Año: 1994.
Universidad: PAIS VASCO.
Centro de lectura: CIENCIAS.
Centro de realización: DEPARTAMENTO: ELECTRICIDAD Y ELECTRONICA.

Resumen: EN ESTA TESIS SE HA REALIZADO UN ESTUDIO DE LOS PARAMETROS QUE GOBIERNAN EL COMPORTAMIENTO ELECTRICO DE LOS TRANSISTORES BIPOLARES, TENIENDO EN CUENTA LOS EFECTOS DE ALTA INYECCION Y ALTA CORRIENTE QUE APARECEN FUNDAMENTALMENTE EN LOS TRANSISTORES DE REDUCIDAS DIMENSIONES. SE HAN ANALIZADO DE FORMA CRITICA, CONTRASTANDO LOS RESULTADOS MEDIANTE SIMULADORES NUMERICOS, LOS MODELOS ANALITICOS CONSIDERADOS CONVENCIONALES, ASI COMO, SUS VARIANTES PRESTANDO ESPECIAL HINCAPIE EN AQUELLOS QUE CENTRAN SU ATENCION EN LA REGION DE COLECTOR ENTRE LOS QUE MERECE DESTACAR EL MODELO DESARROLLADO POR JEANG Y FOSSUM. UN ANALISIS Y REVISION CRITICA DE LAS HIPOTESIS EFECTUADAS EN LOS MODELOS ANTERIORES, CONDUCE A UNA SERIE DE DEFICIENCIAS QUE SON CONTRASTADAS CON MODELOS ANALITICOS PROPIOS, DESARROLLADOS A LO LARGO DE ESTE TRABAJO, Y CON MODELOS NUMERICOS ESTANDAR (PC-1D.MEDICI). FINALMENTE, SE EXPONE UN NUEVO MODELO MATEMATICO PARA LAS CORRIENTES BASE Y COLECTOR, BAJO UNA VISION UNIFICADA DE DICHAS REGIONES, QUE SUBSANA LAS IMPERFECCIONES Y DEFECTOS ENCONTRADOS EN LOS MODELOS PRECEDENTES OBTENIENDOSE BUENA CORRELACION CON LOS MODELOS NUMERICOS.

Autor: LOPEZ GONZALEZ JUAN MIGUEL.
Año: 1993.
Universidad: POLITECNICA DE CATALUÑA.
Centro de lectura: INGENIEROS INDUSTRIALES .
Centro de realización: DEPARTAMENTO: INGENIERIA ELECTRONICA PROGRAMA DE DOCTORADO: ENGINYERIA ELECTRONICA .

Resumen: LA TESIS DOCTORAL ANALIZA EL COMPORTAMIENTO ELECTRICO DE LOS TRANSISTORES BIPOLARES DE HETEROUNION MAS UTILIZADOS: HBT-SI/SIGE, HBT-ALGAAS/GAAS Y HBT-INP/INGAAS. EN EL TRABAJO SE REALIZA UN SIMULADOR NUMERICO DE TRANSISTORES BIPOLARES DE HETEROUNION, QUE PERMITE ESTUDIAR TRANSISTORES BIPOLARES DE HETEROUNION ABRUPTOS, DONDE LAS BARRERAS DE ENERGIA EN LA INTERFAZ ENTRE LAS REGIONES DE BASE Y EMISOR TIENEN UN PAPEL FUNDAMENTAL EN EL TRANSPORTE DE PORTADORES. LOS SIMULADORES NUMERICOS ACTUALES NO PUEDEN ANALIZAR ESTE TIPO DE DISPOSITIVOS, PUES EN LA REGION DE INTERFAZ EL MOVIMIENTO DE LOS PORTADORES DEBE EXPLICARSE, EN MUCHAS OCASIONES, MEDIANTE LA EMISION TERMOIONICA Y EL EFECTO TUNEL. EL SIMULADOR NUMERICO REALIZADO PERMITE EXPLICAR CORRECTAMENTE LOS RESULTADOS EXPERIMENTALES OBSERVADOS EN LOS TRANSISTORES BIPOLARES DE HOMOUNION Y HETEROUNION. EL SIMULADOR SE APLICA AL ANALISIS DE LOS EFECTOS DEL ESTRECHAMIENTO DE LA BANDA PROHIBIDA EN TRANSISTORES HBT RAPIDOS, CON REGIONES DE BASE MUY DOPADAS. SE COMPRUEBA UN MODELO PARA EL ESTRECHAMIENTO DE LA BANDA PROHIBIDA QUE SIRVE PARA ANALIZAR TRANSISTORES HBT DE DIFERENTES MATERIALES A PARTIR DEL CONOCIMIENTO DE SUS CARACTERISTICAS FISICAS BASICAS.

Autor: CHAMPAC VILELLA VICTOR.
Año: 1992.
Universidad: POLITECNICA DE CATALUÑA.
Centro de lectura: INGENIEROS INDUSTRIALES .
Centro de realización: DEPARTAMENTO: ENGINYERIA ELECTRONICA.

Resumen: EN ESTA TESIS SE HA CARACTERIZADO EL COMPORTAMIENTO DE CIRCUITOS CMOS ESTATICOS CUANDO EXISTE UNA DESCONEXION DE LA PISTA DE POLISILICIO QUE CONTROLA LA PUERTA DE UN TRANSISTOR: DEFECTO DE PUERTA FLOTANTE. EL COMPORTAMIENTO DE UN TRANSISTOR EN PRESENCIA DE ESTE DEFECTO DEPENDE SIGNIFICATIVAMENTE DE LA TOPOLOGIA DEL CIRCUITO Y DE LA TECNOLOGIA USADA. SE HA PROPUESTO UN MODELO PARA UN TRANSISTOR CON ESTA CLASE DE DEFECTO. LA LOCALIZACION DE LA DESCONEXION DE LA PISTA DEPOLISILICIO SE HA CARACTERIZADO POR LAS CAPACIDADES POLISILICIO-SUBSTRATO CPB (POLISILICIOWELL CPW) Y METAL-POLISILICIO CMP, CUYOS VALORES DETERMINAN EL GRADO DE CONDUCCION DEL TRANSISTOR DEFECTUOSO. EL MODELO PROPUESTO SE HA APLICADO A CIRCUITOS COMBINACIONALES CMOS, PARA INVESTIGAR LA DETECTABILIDAD DEL DEFECTO MEDIANTE TRES ESTRATEGIAS DE TEST: TEST LOGICO, TEST DE CORRIENTE Y TEST DE RETARDO. SE HA DEMOSTRADO QUE EL MODELO STUK-OPEN NO REPRESENTA ADECUADAMENTE EL COMPORTAMIENTO DE UN TRANSISTOR CON EL "DEFECTO DE PUERTA FLOTANTE" EN CIRCUITOS COMBINACIONALES CMOS. EL MODELO PROPUESTO DE UN TRANSISTOR CON EL "DEFECTO DE PUERTA FLOTANTE" SE APLICO A ESTRUCTURAS REALMENTE BASICAS. SE ESTUDIO SU DETECTABILIDAD CON 3 METODOLOGIAS DE TEST.

Autor: JIMENEZ JORQUERA CECILIA.
Año: 1992.
Universidad: AUTONOMA DE BARCELONA.
Centro de lectura: CIENCIAS.
Centro de realización: DEPARTAMENTO: QUIMICA (Q. ANALITICA) PROGRAMA DE DOCTORADO: QUIMICA.